


論文要旨

平成 7 年 3 月 24 日

電子情報工学	専攻	氏名	船渡 寛人
論文題名	電力用アクティブパッシブリアクタンス回路の研究		
<p>近年の半導体加工技術の発達に伴い、各種素子の小型化・軽量化・高性能化が進んでいるが、電力用リアクタンス素子は小型のものを製作することが難しい。一方、半導体電力変換器の高速化に伴って高性能な電流・電圧制御が行えるようになり、アクティブフィルタ・無効電力補償装置などに応用されている。</p> <p>本論文で提案したアクティブパッシブリアクタンス回路(VAPAR=Variable Active-Passive Reactance)は、インバータを応用した新しい回路であり、インバータとパッシブ素子を用いて、仮想的に任意のリアクタンスを実現するもので、以下のような特徴を有する。</p> <ul style="list-style-type: none"> <li>・ 過渡応答も含めて、任意の変リアクタンスを実現できる。</li> <li>・ 端子から見れば、過渡応答も含めた完全なリアクタンス素子と見なせる。</li> <li>・ 損失が小さいので電力用途として使用できる。</li> </ul> <p>本論文ではまず第2章でアクティブパッシブリアクタンス回路を実現するための理論モデルをいくつか考えて、それぞれについて実現できることを理論的に示す。また、理論的な動作条件・動作限界を各モデル・外部回路を条件として示す。</p> <p>電力用アクティブパッシブリアクタンス回路では、低損失を実現するために制御電源としてインバータを用いる。インバータを制御電源として用いる場合は、スイッチ動作に起因するリップルの影響が問題となる。第3章では実現のためのインバータのリップルを考慮した制御法として、比例制御とヒステリシス制御の2つの制御法について検討し、シミュレーション・実験による特性解析を行った。シミュレーションおよび実験により、電力用アクティブパッシブリアクタンス回路が過渡応答も含めて仮想的なリアクタンスとして動作することが確認された。また、アクティブパッシブリアクタンス回路ではインバータを制御電源として用いているのでインバータの直流電圧についても考察した。</p> <p>アクティブパッシブリアクタンス回路はリアクタンスを実現するものであるが、リアクタンスはエネルギーを蓄積するだけなので、直流電源をキャパシタなどで置き換えることができる。キャパシタによる置き換えが実現できれば、外部から見る限り、完全な2端子回路が実現できる。第4章ではまずアクティブパッシブリアクタンス回路のエネルギーについて考察した。実際に直流電圧源をキャパシタで置き換えた場合は初期電圧の確立と、回路損失による電圧低下を補う制御が必要である。本章では、アクティブパッシブリアク</p>			

4,000字以内



タンス回路が発生する仮想リアクタンスに仮想的に直列抵抗成分を付加し、この等価直列抵抗成分を制御することによりキャパシタ電圧を制御する等価抵抗制御を提案し、その解析を行い、制御系の設計方針を示し、シミュレーションと実験により動作を確認した。

一方、アクティブパッシブリアクタンス回路の特徴の一つに自然のままでは存在しない負のリアクタンスを発生できることがあげられる。本論文では第5章において負性インダクタンスについて基礎特性を解析し、実現する際の制御法を提案した。また、シミュレーションと実験により動作を確認した。

アクティブパッシブリアクタンス回路はインバータを制御電源として利用しているのでそのスイッチングリプルが電流・電圧に現れることになる。応用するにあたってはこのスイッチングリプルが問題となる場合がある。外部回路が純抵抗の場合は三角波状のリプルが電流・電圧に現れるだけであり、このリプルはスイッチング周波数を上げることによりいくらか小さくすることができる。しかし、外部回路にインダクタンスやキャパシタンスの成分があると矩形波状のリプルが電圧・電流に発生する。例えば、外部に接続されるのがモータのようにほとんど純粋なインダクタンス-抵抗回路だと見なすことができ、しかも電流リプルがある程度許容できるような用途では電圧型インバータを用いたアクティブパッシブリアクタンス回路の出力をそのまま接続すれば良い。

一方、任意の負荷が接続される可能性のある電源装置などにアクティブパッシブリアクタンス回路を応用する場合はフィルタによりスイッチングリプルを除去する必要性が生じる。第6章に、スイッチングリプルを除去するための出力フィルタの設計法とそれに対応したアクティブパッシブリアクタンス回路の制御法について述べる。

負性インダクタンスを用いると、インダクタンスを過渡応答も含めて完全にキャンセルすることができる。応用としては誘導電動機のインダクタンス成分のキャンセル、電力線路のインダクタンス成分のキャンセルなど幅広い分野が考えられる。第7章では、負性インダクタンス応用の一例として簡単なモデルの一機無限大母線系を考え、線路状態に係わらず2地点間の等価インダクタンスを一定にすることにより系を安定化できる例を示した。

本方式は、送電線路と直列にVAPARを接続し、送電線路とVAPARの合計インダクタンスが一定になるように制御を行うことによって系を安定化するものである。この方法は、送電線路両端の電圧・電流の情報が必要とするものの、送電線路にどのような発電機・負荷が接続されていても制御を変更する必要がないという利点がある。本論文ではシミュレーションによりその特性を確認し、1回線解放時にも発電機の脱調を防止して系を安定化できることを示し、負性インダクタンスとして動作していることを確認した。

以上まとめると、本論文では電力回路に使用することができる仮想リアクタンスを発生させる電力用アクティブパッシブリアクタンス回路を提案し、実験により実証した。提案した回路は従来のインダクタンスなどの置き換えにとどまらず、負のインダクタンスを発生できることを利用して新たな応用が考えられ、パワーエレクトロニクス応用の新しい一分野を開いたと言える。

電力用アクティブパッシブリアクタンス回路の研究

船 渡 寛 人

平成7年2月16日

博士論文

Doctor Thesis

電力用アクティブパッシブリアクタンス回路の研究

Research on Variable Active-Passive Reactance

for Power Circuit

指導教官 塚本 修巳 教授

Advisor Prof. Osami Tsukamoto

論文指導教官 河村 篤男 助教授

Dissertation Advisor Associate Prof. Atsuo Kawamura

横浜国立大学大学院工学研究科電子情報工学専攻

Div. of Elec. and Comp. Eng., Graduate School of Yokohama National University

工 D920238

船渡 寛人

Hirohito Funato

平成7年2月16日

February 16, 1995

## 論文要旨

近年の半導体加工技術の発達に伴い、各種素子の小型化・軽量化・高性能化が進んでいるが、電力用リアクタンス素子は小型のものを製作することが難しい。一方、半導体電力変換器の高速化に伴って高性能な電流・電圧制御が行えるようになり、アクティブフィルタ・無効電力補償装置などに応用されている。

本論文で提案したアクティブパッシブリアクタンス回路 (VAPAR=Variable Active-Passive Reactance) は、インバータを応用した新しい回路であり、インバータとパッシブ素子を用いて、仮想的に任意のリアクタンスを実現するもので、過渡応答も含めて任意の可変仮想リアクタンスを実現でき、損失が小さいので電力用用途として使用できる。

第2章ではアクティブパッシブリアクタンス回路の基本原則を示し、いくつかのモデルを使って理論的な動作条件・動作限界を解析した。実現には制御電源としてインバータを用いるが、この場合はインバータのリプルを考慮しなければならない。その場合の制御法として、比例制御とヒステリシス制御の2つの制御法について検討し、シミュレーション・実験による特性解析を行い第3章に示した。

リアクタンスはエネルギーを蓄積するだけなので、直流電源をキャパシタなどで置き換えることができる。キャパシタによる置き換えが実現できれば、外部から見限り、完全な2端子回路が実現できるが、この場合、初期電圧の確立と、回路損失による電圧低下を補う制御が必要である。第4章では、アクティブパッシブリアクタンス回路が発生する仮想リアクタンスに仮想的に直列抵抗成分を付加し、この等価直列抵抗成分を制御することによりキャパシタ電圧を制御する等価抵抗制御を提案し、その解析を行い、制御系の設計方針を示し、シミュレーションと実験により動作を確認した。

一方、アクティブパッシブリアクタンス回路の特徴の一つに負のリアクタンスを発生させることがあげられる。第5章では負性インダクタンスについて基礎特性を解析し、実現する際の制御法を提案した。また、シミュレーションと実験により動作を確認した。

アクティブパッシブリアクタンス回路はインバータを制御電源として利用しているのでそのスイッチングリプルが電流・電圧に現れることになる。応用するにあたってはこのスイッチングリプルが問題となる場合がある。外部回路が純抵抗の場合は三角波状のリプルが電流・電圧に現れるだけであり、このリプルはスイッチング周波数を上げることによりいくらかでも小さくすることができる。しかし、外部回路にインダクタンスやキャパシタンスの成分があると矩形波状のリプルが電圧・電流に発生する。例えば、外部に接続されるのがモータのようにほとんど純粋なインダクタンス—抵抗回路だと見なすことができ、しかも電流リプルがある程度許容できるような用途では電圧型インバータを用いたアクティブパッシブリアクタンス回路の出力をそのまま接続すれば良い。一方、任意の負荷が接続される可能性のある電源装置などにアクティブパッシブリアクタンス回路を応用する場合はフィルタによりスイッチングリプルを除去する必要が生じる。第6章に、スイッチングリプルを除去するための出力フィルタの設計法とそれに対応したアクティブパッシブリアクタンス回路の制御法について述べる。

負性インダクタンスを用いると、インダクタンスを過渡応答も含めて完全にキャンセルすることができる。応用としては誘導電動機のインダクタンス成分のキャンセル、電力線路のインダクタンス成分のキャンセルなど幅広い分野が考えられる。第7章では、負性インダクタンス応用の一例として簡単なモデルの一機無限大母線系を考え、線路状態に係わらず2地点間の等価インダクタンスを一定にすることにより系を安定化できる例を示した。

本方式は、送電線路と直列に VAPAR を接続し、送電線路と VAPAR の合計インダクタンスが一定になるように制御を行うことによって系を安定化するものである。この方法は、送電線路両端の電圧・電流の情報を必要とするものの、送電線路にどのような発電機・負荷が接続されていても制御を変更する必要がないという利点がある。本論文ではシミュレーションによりその特性を確認し、1 回線解放時にも発電機の脱調を防止して系を安定化できることを示し、負性インダクタンスとして動作していることを確認した。

以上まとめると、本論文では電力回路に使用することができる仮想リアクタンスを発生させる電力用アクティブパッシブリアクタンス回路を提案し、実験により実証した。提案した回路は従来のインダクタンスなどの置き換えにとどまらず、負のインダクタンスを発生できることを利用して新たな応用が考えられ、パワーエレクトロニクス応用の新しい一分野を開いたと言える。

## Abstract

The recent development of a semiconductor device technology realizes small-size, light-weight, high performance power switching devices. However, reactive elements such as an inductor or a capacitor are still physically large and heavy. On the other hand, the improvement of high speed PWM inverter achieves high performance current control, which is applied to the active filter and so on [2] [4]. If a compact and high efficient reactive component is developed, the power converter technology may drastically change the application field.

In this paper, the concept of variable active-passive reactance (VAPAR) which consists of an inverter and passive elements is proposed. The VAPAR behaves like a two port reactive element and the produced active reactance component works as a passive reactive component, including in transient state.

Author presents the principle of VAPAR and two possible control schemes to realize VAPAR in Chapter 2 and 3. Through simulations and experiments, it is verified that VAPAR shows reactive characteristics not only in steady state but also in transient state, as proposed, and basic characteristics of both control schemes are clarified.

If a DC voltage source is replaced with a capacitor, VAPAR can be considered as a complete two-terminal element. In Chapter 4, author proposes the equivalent resistance control method for the capacitor DC voltage regulation when a capacitor is used as an energy storage element of VAPAR. The series equivalent resistance is added to the produced virtual inductance, and the capacitor voltage is controlled by changing the series equivalent resistance. The proposed scheme was verified by simulations and experiments.

Moreover, VAPAR can produce not only positive reactance but also negative reactance. The characteristics of a negative inductance is discussed and is proved through simulations and experiments in Chapter 5.

When VAPAR is applied to an actual system, the switching ripple may be obstacle. To remove the switching ripple, an output filter is inserted in the output line of VAPAR. The filter is composed of LCR, and the design method of the filter and control method of VAPAR is discussed in Chapter 6.

A negative inductance can cancel undesired inductance such as leakage inductance of an induction motor, inductance of a power line and so on without transient phenomenon.

As an example of an application of a negative inductance, author shows simulations of cancellation of power line inductance in Chapter 7. In this method, the Recursive Least Square Method (RLSM) is used to identify the interconnecting inductance, and VAPAR is controlled to regulate the total interconnecting inductance according to the change of the line inductance. From simulations, this method can stabilize a power transmission system at a fault of the transmission line.

## 目次

1 序論	13
1.1 研究の社会的背景—パワーエレクトロニクスの行方—	13
1.2 技術的背景	13
2 電力用アクティブパッシブリアクタンス回路の原理	15
2.1 仮想リアクタンスの基本概念	15
2.2 類似機器との比較	16
2.3 実現条件	16
2.3.1 インダクタンス動作	16
2.3.2 キャパシタンス動作	19
2.3.3 任意インピーダンスの実現	20
3 インバータによる実現	23
3.1 比例制御	23
3.1.1 理想電圧源の場合	23
3.1.2 インバータ電圧源の場合	31
3.2 ヒステリシス制御	35
3.2.1 ヒステリシス制御の可制御性	35
3.3 実験結果	37
4 完全2端子アクティブパッシブリアクタンス回路の実現	47
4.1 アクティブパッシブリアクタンス回路のエネルギー	49
4.2 平衡三相回路におけるアクティブパッシブリアクタンス回路のエネルギー	49
4.3 キャパシタを接続した場合の問題点および要求仕様の設定	50
4.4 等価抵抗制御法	53
4.5 制御特性	54
4.5.1 定常誤差	54
4.5.2 安定性	54
4.5.3 キャパシタ電圧変動範囲	55
4.5.4 等価抵抗値の変動範囲	57
4.5.5 設計例	59
4.6 シミュレーションおよび実験結果	59
4.7 まとめ	66

5 負性インダクタンス	67
5.1 負性インダクタンスとは	67
5.1.1 周波数応答	67
5.1.2 過渡応答	68
5.1.3 エネルギー	68
5.2 制御特性	70
5.2.1 基本制御	70
5.2.2 直流電源の制御	72
5.2.3 シミュレーションおよび実験結果	72
5.3 まとめ	75
6 出力フィルタを付けたアクティブパッシブリアクタンス回路	77
6.1 アクティブパッシブリアクタンス回路のスイッチングリプル	77
6.2 フィルタの基本設計	77
6.3 出力フィルタ付加時の制御法	80
6.3.1 出力フィルタ付加時のインピーダンス特性	80
6.3.2 安定性	83
7 アクティブパッシブリアクタンス回路の応用	95
7.1 インダクタンス変化による発電機の動揺	95
7.1.1 インダクタンス補償による発電機の安定化	96
7.1.2 パラメータ同定法	100
7.1.3 シミュレーション	103
7.2 まとめ	112
A RL直列負荷におけるスイッチング周波数の近似式	119
B $\dot{V}(x)$ の導出	121
C (4-20) 式の導出	123
D 実験システム	125
E シミュレーション	137

## 図目次

2.1 可変リアクタンス回路の概念図	15
2.2 可変仮想リアクタンス回路のモデル	18
2.3 等価回路	18
2.4 任意インピーダンスの実現	21
3.1 制御概念図	24
3.2 比例制御におけるブロック線図	25
3.3 仮想インダクタンス回路の駆動点インピーダンス ( $L = 22.55mH$ )	26
3.4 比例制御におけるブロック線図	28
3.5 可変仮想キャパシタンス回路の駆動点インピーダンス ( $C = 1000\mu F$ )	29
3.6 三角波比較法によるインバータ駆動パルスの発生	31
3.7 フィルタ付き比例制御におけるブロック線図	32
3.8 可変仮想インダクタンス回路の駆動点インピーダンス ( $L = 22.55mH$ )	33
3.9 フィルタ付き比例制御によるシミュレーション結果	34
3.10 ヒステリシス制御による電流電圧波形例	38
3.11 ヒステリシス制御時にかかる電圧	39
3.12 アクティブパッシブリアクタンス回路の応答その1	40
3.13 アクティブパッシブリアクタンス回路の応答その2	41
3.14 アクティブパッシブリアクタンス回路の応答その2	42
3.15 基礎実験回路構成図	43
3.16 ヒステリシス制御におけるスイッチング周波数	44
3.17 ヒステリシス制御における駆動点インピーダンス	45
4.1 インバータの直流電源のキャパシタによる置き換え	48
4.2 アクティブパッシブリアクタンス回路のエネルギー	49
4.3 三相平衡回路におけるアクティブパッシブリアクタンス回路	51
4.4 三相平衡回路におけるアクティブパッシブリアクタンス回路の合計エネルギー	52
4.5 インバータの損失とその補償	53
4.6 解析に用いる主回路	53
4.7 等価抵抗制御の安定範囲	56
4.8 キャパシタ電圧の変動	57
4.9 等価抵抗制御適応時の等価回路	58
4.10 適切なゲインの範囲	59
4.11 端子電流の THD	60
4.12 実験装置	62
4.13 キャパシタ電圧の確立(ステップ応答)	63



4.14	キャパシタ電圧の確立 (正弦波応答)	64
4.15	等価抵抗制御による矩形波定常応答	65
5.1	RL 回路と RC 回路	68
5.2	負性インダクタンスとキャパシタンスの比較	69
5.3	回路内部に掛かる電圧	70
5.4	負性インダクタンスを実現するときの各部の電圧・電流	71
5.5	負性インダクタンスの応答	73
5.6	正インダクタンスの応答	74
6.1	アクティブパッシブリアクタンス回路の出力フィルタ	79
6.2	出力フィルタの等価回路	79
6.3	出力フィルタの回路	80
6.4	$Z_r$ の周波数特性	82
6.5	安定性を考えるときの回路モデル	83
6.6	極の軌跡その 1 (パラメータ $K_p = 0 \rightarrow 20$ )	84
6.7	極の軌跡その 1 (パラメータ $K_d = 0 \rightarrow 0.01$ )	85
6.8	極の軌跡その 2 (パラメータ $K_p = 0 \rightarrow 0.01$ )	86
6.9	極の軌跡その 2 (パラメータ $K_d = 0 \rightarrow 0.01$ )	87
6.10	零点の軌跡その 1 (パラメータ $K_p = 0 \rightarrow 20$ )	88
6.11	零点の軌跡その 1 (パラメータ $K_d = 0 \rightarrow 0.01$ )	89
6.12	零点の軌跡その 2 (パラメータ $K_p = 0 \rightarrow 20$ )	90
6.13	零点の軌跡その 2 (パラメータ $K_d = 0 \rightarrow 0.01$ )	91
6.14	極の軌跡その 3 (パラメータ $L_v = -10^{-5} \rightarrow -10^{-3}$ )	92
6.15	零点の軌跡その 3 (パラメータ $L_v = -10^{-5} \rightarrow -10^{-3}$ )	93
7.1	インダクタンスで結ばれた 2 電圧源	95
7.2	2 回線送電線で接続された一機無限大母線系における 1 回線の開放	96
7.3	前提条件における電力送電線の開放	97
7.4	2 回線送電線における 1 回線開放時の補償法概念図	98
7.5	アクティブパッシブリアクタンス回路による線路インダクタンスの補償	99
7.6	インダクタンス同定のための送電線モデル	100
7.7	一機無限大母線系の線路インダクタンス増加時の応答 ( $P_m = 1.0[\text{pu}]$ )	106
7.8	提案する方法で補償を行った場合の線路インダクタンス増加時の応答 ( $P_m = 1.0[\text{pu}]$ , $E_{inv} = 0.2$ )	107
7.9	一機無限大母線系の線路インダクタンス増加時の応答 ( $P_m = 1.8[\text{pu}]$ )	108
7.10	提案する方法で補償を行った場合の線路インダクタンス増加時の応答 ( $P_m = 1.8[\text{pu}]$ , $E_{inv} = 0.4[\text{pu}]$ )	109
7.11	図 7.10 の事故発生時の拡大図	110
7.12	提案する方法で補償を行った場合の線路インダクタンス減少時の応答 ( $P_m = 1.8[\text{pu}]$ , $E_{inv} = 0.4$ )	111
A.1	スイッチング 1 周期の波形	120
D.1	基礎実験回路のブロックダイアグラム	126

D.2	ゲートドライブ回路のブロックダイアグラム	127
D.3	基礎実験の主回路	128
D.4	基礎実験の制御回路	129
D.5	インバータのゲート駆動回路	130
D.6	等価抵抗制御・負性インダクタンス実験回路のブロックダイアグラム	131
D.7	等価抵抗制御・負性インダクタンス実験の主回路	132
D.8	等価抵抗制御・負性インダクタンス実験の制御回路 (その 1)	133
D.9	等価抵抗制御・負性インダクタンス実験の制御回路 (その 2)	134
D.10	等価抵抗制御・負性インダクタンス実験の制御回路 (乗算回路)	135
D.11	等価抵抗制御・負性インダクタンス実験の制御回路 (電流センサーヘッドアンプ)	136

# 表目次

- 2.1 各種装置との比較 . . . . . 17
- 3.1 基礎シミュレーション・実験パラメータ . . . . . 25
- 4.1 等価抵抗制御のシミュレーションおよび実験パラメータ . . . . . 58
- 6.1 出力フィルタ付アクティブパッシブリアクタンス回路のパラメータ例 . . . . . 81
- 7.1 シミュレーションに用いた電力系統のパラメータ . . . . . 103
- 7.2 図 7.7～7.12 で用いた記号 . . . . . 105

# 第 1 章

## 序論

### 1.1 研究の社会的背景—パワーエレクトロニクスの行方—

二酸化炭素による地球温暖化、フロンによるオゾン層破壊、化石燃料の潤渇など地球を取り巻く環境は大きな転換点をむかえている。これまでの技術は「より便利に」「より安く」「より大量に」を目指していて、現在の技術社会を築き人類に大きな進歩をもたらした。しかし、環境問題は技術進歩の方向を転換せざるを得ないことを示している。例えばアメリカ合衆国カリフォルニア州においては1998年以降は販売する自動車のうちある一定の割合を無排気の自動車にすることを義務づけている。だからといって、いままでの技術社会を捨てて原始の世界に戻るは無意味であるし、それで人類の幸せが得られるとも思えない。これからの技術は今までの技術に加えて「より有効に」「より優しく」が求められている。一方、電気エネルギーはその利用形態の柔軟性から最終利用エネルギーの中に占める割合は当分の間増加する一方だと思われる。パワーエレクトロニクスは電力を自由自在に加工する電気工学の一分野であり、限りある電力資源の有効活用という点で大いに注目されている。

### 1.2 技術的背景

近年の材料技術、特に半導体加工技術の発達に伴い、各種素子の小型化・軽量化・高性能化が進んでいるが、電力用リアクタンス素子は小型のものを製作することが難しい。一方、半導体電力変換器の高速化に伴って高性能な電流・電圧制御が行えるようになった。変換器による電流制御を応用した例としてはアクティブフィルタ・無効電力補償装置が代表的である<sup>[1][2]</sup>。また、高効率・可制御の電流・電圧源として用いることにより任意のインピーダンスを実現する任意負荷装置<sup>[3]</sup>、スイッチングコンバータの電流制御による無損失抵抗要素<sup>[4]</sup>なども報告されている。これらの装置の制御法は基本的に同一で、端子の電流・電圧が希望する特性となるように電流または電圧を制御するものである。いずれの場合も電圧源の接続を想定していることがほとんどであるため電流を制御する場合が多い。構成としては、連係用インダクタを介して電圧型インバータを外部回路と接続し、電流を制御している<sup>[5]</sup>ので、任意のインピーダンスに対して接続することは考慮されていない。

本論文では、微小なリアクタンス素子を用いて、高速インバータにより電流・電圧制御を行い、仮想的なリアクタンスを完全な1端子対回路として実現できないかという点について検討を加え、第2章では各種の実現条件を明らかにした。また、実際に実現する際の制御法を第3章で示し、シミュレーションおよび実験で実証したものである。提案する回路は1端子対回

路で、端子にどのようなインピーダンスの回路が接続されていても外部から見るとパッシブなリアクタンス素子として動作する。また、制御信号によりリアクタンスの値を変化させることも可能である。ある種の条件の下では、同一の回路で過渡応答を含めてインダクタンスとキャパシタンスどちらの動作も行うことができる。この意味においてアクティブパッシブ回路と言える。従来から可変リアクタンス回路やジャイレータを利用したリアクタンス変換器などが知られているが、いずれも線形増幅器を用いているため効率が悪いのに対し、提案する回路は、インバータを可制御電源として用いているので効率が良いという利点がある。従って、本回路は、電力回路の従来のパッシブリアクタンスの単なる置き換えにとどまらず、時変リアクタンスとしての新たな応用も考えられる。

一方、リアクタンスはエネルギーを蓄積するだけなので、アクティブフィルタなどと同様に直流電源をキャパシタなどで置き換えることができる。キャパシタによる置き換えが実現できれば、外部から見る限り、完全な2端子回路が実現できるが、この場合、初期電圧の確立と、回路損失による電圧低下を補う制御が必要である。

第4章では、アクティブパッシブ回路が発生するリアクタンスに直列抵抗成分を付加し、この等価直列抵抗成分を制御することによりキャパシタ電圧を制御する等価抵抗制御を提案し、解析を行い、シミュレーションと実験によりその動作を示した。

一方、先ほど述べたように、アクティブパッシブ回路は負のリアクタンスを発生させることができる。もし、電力回路に用いることができる負性リアクタンスが存在すれば、各種の応用を考えることができる。第5章では、負性インダクタンスの基礎特性について解析し、アクティブパッシブ回路による負性インダクタンスの発生をシミュレーションと実験で確認した。アクティブパッシブリアクタンス回路はインバータを制御電源として利用しているのでそのスイッチングリプルが電流・電圧に現れることになる。応用するにあたってはこのスイッチングリプルが問題となる場合がある。外部回路が純抵抗の場合は三角波状のリプルが電流・電圧に現れるだけであり、このリプルはスイッチング周波数を上げることによりいくらか小さくすることができる。しかし、外部回路にインダクタンスやキャパシタンスの成分があると矩形波状のリプルが電圧・電流に発生する。例えば、外部に接続されるのがモータのようにほとんど純粋なインダクタンス—抵抗回路だと見なすことができ、しかも電流リプルがある程度許容できるような用途では電圧型インバータを用いたアクティブパッシブリアクタンス回路の出力をそのまま接続すれば良い。一方、任意の負荷が接続される可能性のある電源装置などにアクティブパッシブリアクタンス回路を応用する場合はフィルタによりスイッチングリプルを除去する必要がある。第6章に、スイッチングリプルを除去するための出力フィルタの設計法とそれに対応したアクティブパッシブリアクタンス回路の制御法について述べる。

負のインダクタンスは過渡現象なしにインダクタンスをキャンセルできる。この特性を利用すると例えば、誘導電動機の巻線漏れインダクタンスや電力線のインダクタンスなどのインダクタンス成分をキャンセルなど種々の場所での応用が期待できる。第7では、負性インダクタンス応用の一例として簡単な一機無限大母線系モデルを考えて送電線と直列にVAPARを接続し、送電線とVAPARの合計インダクタンスが一定になるように制御を行うことによって電力システムを安定化できるシミュレーションを示す。この方法は、もし実系統に適用することができれば送電線両端の電圧・電流の情報を必要とするものの、送電線にどのような発電機・負荷が接続されていても制御を変更する必要がないという利点がある。

なお、以下本文中では特に誤解恐れが無い場合は電力用アクティブパッシブリアクタンス回路のことを示すのに略称「アクティブパッシブリアクタンス回路」ないしはその英語表記「VAPAR」(Variable Active-Passive Reactance の略)を用いることがある。

## 第2章

### 電力用アクティブパッシブリアクタンス回路の原理

#### 2.1 仮想リアクタンスの基本概念

図2.1に示す回路において、端子 a-a' の電圧を  $v_t$ 、端子 a から流れ込む電流を  $i_t$  とする。今、電圧  $v_t$  を測定して電流  $i_t$  が

$$i_t = \frac{1}{L} \int v_t dt \quad (2-1)$$

を満たすように制御できれば、a-a' の左側から右側を見ると大きさ  $L$  の仮想インダクタンスが接続されている回路と等価になる。同様に、電流  $i_t$  を測定して電圧  $v_t$  が

$$v_t = \frac{1}{C} \int i_t dt \quad (2-2)$$

を満たすように制御できれば、仮想的なキャパシタンスを実現できる。

実際には実現したいリアクタンスより小さなリアクタンス素子を用いて回路を構成する。




図 2.1: 可変リアクタンス回路の概念図

## 2.2 類似機器との比較

アクティブパッシブリアクタンス回路はパワーエレクトロニクスの応用機器であり、システムハードウェアの構成上はアクティブフィルタなどと良く似ている。

しかし、アクティブフィルタや無効電力補償装置は電流・電圧などの入出力に着目しているのに対し、アクティブパッシブリアクタンス回路はリアクタンスという回路パラメータに着目している点が大きく異なる。また、既に報告されている無損失抵抗<sup>[4]</sup>や任意負荷装置<sup>[3]</sup>のようにインピーダンスを発生させる装置もあるが、これらは電圧源や電流源に接続されることを想定している。

アクティブパッシブリアクタンス回路は次節に述べるように条件があるものの任意の外部回路に接続されることを想定している。アクティブパッシブリアクタンス回路と類似機器との比較を表 2.1 に示す。

## 2.3 実現条件

リアクタンス動作の実現可能な条件を明らかにするために、理想電圧源を用いて構成した可変リアクタンス回路のモデルを、アクティブパッシブ回路の構成と外部回路に接続される回路（外部回路）の表現方法により図 2.2(a)～2.2(d) の 4 つに分類して考える。

- モデル I 電圧源外部回路+制御電圧源 (図 2.2(a))
- モデル II 電流源外部回路+制御電圧源 (図 2.2(b))
- モデル III 電圧源外部回路+制御電流源 (図 2.2(c))
- モデル IV 電流源外部回路+制御電流源 (図 2.2(d))

図 2.2(a) と (d)、(b) と (c) はそれぞれ双対である。次に各モデルについてリアクタンス動作が可能な条件を明らかにする。

### 2.3.1 インダクタンス動作

図 2.2(a) の回路において回路各部の記号は図のとおりとする。図 2.2(a) の端子 a-a' から見たインピーダンスを仮想インダクタンス  $L$  とするような、アクティブパッシブインダクタンスで置き換えると図 2.3(a) のようなモデルが考えられる。図 2.2(a) の  $v_x, v_i, v_t, i_t$  をラプラス変換したものをそれぞれ  $V_x, V_i, V_t, I_t$ 、図 2.3(a) の  $i_{tel}$  をラプラス変換したものを  $I_{tel}$  とする。 $I_t, I_{tel}$  は、

$$I_t = \frac{V_x - V_i}{Z_L + sL_a} \tag{2-3}$$


$$I_{tel} = \frac{V_x}{Z_L + sL} \tag{2-4}$$

となる。 $I_t = I_{tel}$  とするための制御電圧  $V_i$  は (2-3)(2-4) 式を等しいとおくことにより、

$$V_i = \frac{s(L - L_a)}{Z_L + sL} V_x \tag{2-5}$$


表 2.1: 各種装置との比較

装置	目的	基準量	補償量	想定負荷
可変リアクタンス	リアクタンスの実現	端子電圧 (電流) (任意波形)	端子電流 (電圧) (任意波形)	任意インピーダンス (制限あり)
任意負荷装置 <sup>[3]</sup>	任意インピーダンスの実現	端子電圧 (任意波形)	端子電流 (任意波形)	電圧源 (電流源)
無損失抵抗要素 <sup>[4]</sup>	レジスタンスの実現	端子電圧 (電流) 基本波成分	端子電流 (電圧) 高調波成分	
アクティブフィルタ	高調波の補償		端子電流 (電圧) 基本波成分	
調相装置	無効電力の補償			



VAPAR=電力用アクティブパッシブリアクタンス回路

図 2.2: 可変仮想リアクタンス回路のモデル



VAPAR=電力用アクティブパッシブリアクタンス回路

図 2.3: 等価回路

と求まる。 $V_i$ は物理的に存在するので(分母の次数) > (分子の次数)である。このとき(2-5)式の $V_i$ も常に(分母の次数) > (分子の次数)となる。従って、実在する外部インピーダンス $Z_L$ と電圧源 $V_x$ に対して常に仮想インダクタンス動作が可能である。

同様に計算すると、図 2.2(b)の回路で、インダクタンス $L$ を実現するための制御電圧源 $V_i$ は次式のようになる。

$$V_i = \frac{s(L - L_a)}{1 + sLY_L} I_x \tag{2-6}$$

ここで、 $Y_L, I_x$ を、

$$Y_L \triangleq \frac{Y_{LN}}{Y_{LD}} \tag{2-7}$$

$$I_x \triangleq \frac{I_{xN}}{I_{xD}} \tag{2-8}$$

但し、 $Y_{LN}, Y_{LD}, I_{xN}, I_{xD}$ は $s$ の有理多項式

とおいて、(2-6)式に代入すると、

$$V_i = \frac{s(L - L_a)Y_{LD}I_{xN}}{(Y_{LD} + sLY_{LN})I_{xD}} \tag{2-9}$$

となる。 $V_i$ が物理的に存在する関数となる条件は、

$$[(Y_{LD} + sLY_{LN})I_{xD} \text{の次数}] > [(Y_{LD}I_{xN}) \text{の次数} + 1] \tag{2-10}$$

と求まる。 $Y_L$ が線形受動回路網であれば $Y_{LN}$ と $Y_{LD}$ の次数差は1次以下であるので、実存する $I_x, Y_L$ に対して常にインダクタンス動作が可能である。

図 2.2(c),(d)はそれぞれ図 2.2(b),(a)と双対なので次節に示すキャパシタンス動作の場合と同様な式が導出できる。

### 2.3.2 キャパシタンス動作

インダクタンス動作の場合と同様に、図 2.2(a)の回路の端子 $a-a'$ から見たインピーダンスを仮想キャパシタンスで置き換えると、図 2.3(b)のモデルが考えられる。図 2.3(b)における $i_{tec}$ をラプラス変換したものを $I_{tec}$ とする。 $I_t, I_{tec}$ はそれぞれ、

$$I_t = \frac{V_x - V_i}{Z_L + sL_a} \tag{2-11}$$

$$I_{tec} = \frac{V_x}{Z_L + \frac{1}{sC}} \tag{2-12}$$

となる。 $I_t = I_{tec}$ となるための制御電圧 $V_i$ は上式を等しいとおいて求めると、

$$V_i = \frac{1 - s^2CL_a}{sCZ_L + 1} V_x \tag{2-13}$$

となる。ここで、 $Z_L, V_x$ を

$$Z_L \triangleq \frac{Z_{LN}}{Z_{LD}} \quad (2-14)$$

$$V_x \triangleq \frac{V_{xN}}{V_{xD}} \quad (2-15)$$

但し、 $Z_{LN}, Z_{LD}, V_{xN}, V_{xD}$ は  $s$  の有理多項式

とおくと、インダクタンス動作の場合と同様にして  $V_i$ が物理的に存在可能となる条件は次式のようになる。

$$[(Z_{LN} + Z_{LD})V_{xD} \text{の次数}] > [(Z_{LD}V_{xN}) \text{の次数} + 2] \quad (2-16)$$

例えば、 $V_x$ が正弦波、 $Z$ がインダクタならキャパシタンス動作が可能である。

同様の手法により、図 2.2(b) の回路で端子 a-a' から見てキャパシタンス動作を実現する制御電圧源  $V_i$ は

$$V_i = \frac{1 - s^2 C L_a}{Y_L + sC} I_x \quad (2-17)$$

となる。 $Y_L, I_x$ を (2-7)(2-8) 式のようにおくと、 $V_i$ が物理的に意味のある関数となる条件は、

$$[(Y_{LN} + sY_{LD})I_{xD} \text{の次数}] > [(Y_{LD}I_{xN}) \text{の次数} + 2] \quad (2-18)$$

と求まる。例えば、 $I_x$ が正弦波、 $Y$ がインダクタンスならキャパシタンス動作が可能である。

図 2.2(c)(d) はそれぞれ図 2.2(b)(a) と双対なので、前節のインダクタンス動作の場合と同様な式が導出できる。

### 2.3.3 任意インピーダンスの実現


アクティブパッシブリアクタンス回路で線形の任意インピーダンスを実現する場合を考える。実現条件はインダクタンス動作・キャパシタンス動作の場合と同様な手法で求めることができる。図 2.2(a) のモデルで任意インピーダンス  $Z_i$ を実現した場合を考える(図 2.4)。モデル I の場合の回路電流をラプラス変換したものを  $I_i$ 、任意インピーダンスを実現した場合の回路電流を  $I_{te}$ とすると以下の回路方程式を得ることができる。

$$I_i = \frac{V_x - V_i}{Z_L + sL_a} \quad (2-19)$$

$$I_{te} = \frac{V_x}{Z_L + Z_i} \quad (2-20)$$

となる。 $I_i = I_{te}$ となるための制御電圧  $V_i$ は上式を等しいとおいて求めると、

$$V_i = \frac{1 - s^2 C L_a}{sC Z_L + 1} V_x \quad (2-21)$$



VAPAR=電力用アクティブパッシブリアクタンス回路

図 2.4: 任意インピーダンスの実現

となる。ここで、 $Z_L, Z_i, V_x$ を

$$Z_L \triangleq \frac{Z_{LN}}{Z_{LD}} \quad (2-22)$$

$$Z_i \triangleq \frac{Z_{iN}}{Z_{iD}} \quad (2-23)$$

$$V_x \triangleq \frac{V_{xN}}{V_{xD}} \quad (2-24)$$

但し、 $Z_{LN}, Z_{LD}, Z_{iN}, Z_{iD}, V_{xN}, V_{xD}$ は  $s$  の有理多項式

とおくと、 $Z_i$ を実現するための制御電圧  $V_i$ は次式のようになる。

$$V_i = \frac{V_{xN} Z_{LD} (Z_{iN} - sL_a Z_{iD})}{V_{xD} (Z_{LN} Z_{iD} + Z_{LD} Z_{iN})} \quad (2-25)$$

上式からインダクタンス・キャパシタンス動作の場合と同様にして  $V_i$ が物理的に存在可能となる条件を求めることができる。

## 第3章

### インバータによる実現

前章で求めた制御電圧源  $V_i$  を具体的に実現する手法として、オープンループで行う場合と、クローズドループで行う場合とが考えられる。前者は回路パラメータが変動すると、発生するリアクタンスに誤差が生じる。そこで、以下ではクローズドループ制御に絞って検討を加えた。特に、実用上の実現性を考慮して比例制御とヒステリシスコンパレータ制御を選んだ。この2つの制御の概念図を図3.1に示す。また、テブナンの定理により、電圧源・電流源の置き換えが可能のため、図2.2(a)で実現可能な制御を検討すれば、他の(b)～(d)の回路でも同様な手法が成立するので、本章では図2.2(a)の回路についてのみ論じる。

#### 3.1 比例制御

本節では、制御電圧源が誤差信号に比例する比例制御を検討する。

##### 3.1.1 理想電圧源の場合

###### インダクタンス動作

図2.2(a)回路でインダクタンス動作をさせるために、制御電圧源  $v_i$  を誤差信号  $\varepsilon (= i_{ref} - i_t)$  に比例させる。ただし、 $i_{ref}$  は基準電流であり、次式で与えられる。

$$i_{ref} = \frac{1}{L} \int v_i dt \quad (3-1)$$

図2.2(a)の  $v_x, v_i, i_t, i_{ref}, v_t$  をラプラス変換したものをそれぞれ  $V_x, V_i, I_t, I_{ref}, V_t$  とすると回路方程式および制御則は次式ようになる。ただし、制御電圧源  $v_i$  の向きを図2.2(a)と逆にし、かつ実際に用いるインダクタ  $L_a$  の抵抗分を  $R_a$  と定義した。

$$V_x + V_i = (sL_a + R_a + Z)I_t \quad (3-2)$$


$$V_i = K_p(I_{ref} - I_t) \quad (3-3)$$

$$V_t = V_x - ZI_t \quad (3-4)$$


$$I_{ref} = \frac{1}{sL} V_t \quad (3-5)$$

(3-2)式～(3-5)式からブロック線図を作成すると図3.2のようになる。これより、 $I_t$  から  $V_t$  への伝達関数、つまり図2.2(a)の端子 a-a' の駆動点インピーダンス関数  $Z_L(s)$  を求めると






比例制御によるリアクタンス回路の実現  
(インダクタンス動作・電圧源制御の例)



ヒステリシス制御によるリアクタンス回路の実現  
(インダクタンス動作・電圧源制御の例)

図 3.1: 制御概念図



インダクタンス動作 モデル I

図 3.2: 比例制御におけるブロック線図

表 3.1: 基礎シミュレーション・実験パラメータ

実際に用いるインダクタンス: $L_a$	4.51mH
実際に用いるインダクタの抵抗分: $R_a$	0.8Ω
Z のインダクタンス: $L_x$	5μH
Z の抵抗: $R_x$	5Ω
仮想インダクタンス: $L$	22.55mH
仮想キャパシタンス: $C$	1000μF

$$Z_L(s) = \frac{V_t(s)}{I_t(s)} = sL \frac{sL_a + R_a + K_p}{sL + K_p} \tag{3-6}$$

となる。比例定数  $K_p$  が十分に大きければ


$$Z_L(s) = \frac{V_t(s)}{I_t(s)} \cong sL \tag{3-7}$$

となって、インダクタンスとして動作することが証明された。


$K_p$  をパラメータとして  $Z_L(s)$  の大きさと位相の周波数特性を図示するとそれぞれ図 3.3 のようになる。外部回路のインピーダンスとしては RL 直列回路を想定し、回路パラメータは表 3.1 を用いた。図 3.3 より  $\omega \ll K_p/L$  の領域では大きさ  $L$  のインダクタンスとして動作し、 $\omega \gg K_p/L$  の領域では大きさ  $L_a$  のインダクタンスとして動作することがわかる。

キャパシタンス動作

キャパシタンス動作も、インダクタンス動作の場合と同様な手法で実現できる。図 2.2(a) の回路でキャパシタンス動作をさせるために、制御電圧源  $v_i$  を誤差  $\varepsilon (= v_{ref} - v_t)$  に比例させ



(a) 大きさ-周波数特性



(b) 位相-周波数特性

図 3.3: 仮想インダクタンス回路の駆動点インピーダンス ( $L = 22.55\text{mH}$ )

る。ただし、 $v_{ref}$ は基準電圧であり、次式で与えられる。

$$v_{ref} = \frac{1}{C} \int i_t dt \quad (3-8)$$

また、インダクタンス動作の場合と異なり、制御電圧源  $v_i$ の向きは図 2.2(a) のとおりとする。前節と同様な手法によりブロック線図を求めると図 3.4 のようになる。これより、駆動点インピーダンス関数  $Z_C(s)$  を求めると、


$$Z_C(s) = \frac{1}{sC} \frac{s^2 CL_a + sCR_a + K_p}{1 + K_p} \quad (3-9)$$

となる。 $K_p$ が十分に大きければ  $Z_C(s)$  は

$$Z_C(s) \cong \frac{1}{sC} \quad (3-10)$$


となって、キャパシタンスとして動作することが証明された。

インダクタンス回路の場合と同様に駆動点インピーダンスの大きさと位相を示したものが図 3.5 である。回路パラメータは表 3.1 を用いた。図より  $\omega^2 \ll K_p/CL_a$  の範囲では大きさ  $C$  のキャパシタンスとして動作し、 $\omega^2 \gg K_p/CL_a$  の範囲では大きさ  $L_a/K_p$  のインダクタンスとして動作する。




キャパシタンス動作・モデル I

図 3.4: 比例制御におけるブロック線図



(a) 大きさ-周波数特性



(b) 位相-周波数特性

図 3.5: 可変仮想キャパシタンス回路の駆動点インピーダンス ( $C = 1000 \mu F$ )

## 制御の安定性

アクティブパッシブリアクタンス回路は2端子回路を実現するものであるため、一般的な制御システムのような安定性を論じることができない。例えば、インダクタンスはそれ単体では安定性を議論することはできないが、キャパシタンスと組み合わせると共振を起こし永続的に振動電流が流れる。しかし、どこかに抵抗成分があると振動は減衰し安定な系となる。一方、増幅器のフィードバックループにLCを接続すると振動は増大され不安定な系となる可能性がある。このように、アクティブパッシブリアクタンス回路においては、アクティブパッシブリアクタンス回路のあるシステムに組み込めば、システム全体の安定性を論じることができるが、単体では駆動点インピーダンス関数よりその特性を論じることになる。

まず、単体の安定性について論じる。線形時間不変回路網の複素周波数領域における駆動点インピーダンス関数  $Z_i(s)$  は端子の電圧を  $V_i(s)$ 、回路を流れる電流を  $I_i(s)$  とすると次式のように表すことができる。

$$Z_i(s) = \frac{V_i(s)}{I_i(s)} = \frac{K(s-z_1)(s-z_2)(s-z_3)\cdots(s-z_n)}{(s-p_1)(s-p_2)(s-p_3)\cdots(s-p_m)} \quad (3-11)$$

ただし、 $z_1, z_2, z_3, \dots, z_n$  は駆動点インピーダンス関数の零点、 $p_1, p_2, p_3, \dots, p_m$  は極、 $K$  は定数である。ここで、零点に純虚数があるとそれは直列共振回路と等価な要素が存在し、極に純虚数があると並列共振が要素として存在する。また、実数部が正の零点・極が存在すると負性抵抗と等価になり、外部回路によって負性抵抗成分が打ち消されない限り不安定となる。

従って、アクティブパッシブリアクタンス回路単体では一般の制御システムにおける安定性を議論することはできないが、

「外部にパッシブな回路のみを接続した場合に不安定にならない」

ことをアクティブパッシブリアクタンス単体で安定であると定義する。この定義は、言い換えるとアクティブパッシブリアクタンス回路の発生する駆動点インピーダンスがパッシブな線形素子(RLC)で実現できることである。このことから次の条件を得る。<sup>[20]</sup>

「駆動点インピーダンス関数の零点・極共に正の実数部を持たないこと」

前述の比例制御においてはインダクタンス動作・キャパシタンス動作どちらの場合も上記の条件を満たす。

一方、外部回路を図2.2のように外部回路を考えると制御システムにおける安定性の概念がそのまま適用できる。図2.2(a)のモデルに比例制御を用いて外部回路電圧源  $V_x$  から端子電流  $I_t$  への伝達関数を求め、安定性を論じる。インダクタンス動作の場合は、

$$\frac{I_t(s)}{V_x(s)} = \frac{sL + K_p}{s^2LL_a + sL(R_a + K_p) + (sL + K_p)Z} \quad (3-12)$$

となり、キャパシタンス動作の場合は、

$$\frac{I_t(s)}{V_x(s)} = \frac{sC(1 + K_p)}{s^2CL_a + sCR_a + K_p + sC(1 + K_p)Z} \quad (3-13)$$

となる。いずれの場合も、 $Z$  が有理分数式であればRouthの安定判別法により安定判別ができる。もし、 $Z$  がRL直列回路ならばインダクタンス動作・キャパシタンス動作いずれの場合も正の  $K_p$  に対して常に安定である。 $Z$  が一般的な形の場合、(3-12)(3-13)式の安定性は必ずしも保証されない。




図 3.6: 三角波比較法によるインバータ駆動パルスの発生

## 3.1.2 インバータ電圧源の場合

## フィルタ付比例制御

インバータにより電圧源を構成して比例制御を適用する場合、図3.6に示すような搬送三角波比較法によりインバータの駆動パルスを得る。このとき、端子電流  $i_t$  は搬送三角波と同じ周波数のリップルを含む。一方、制御信号  $v_i^*$  は


$$v_i^* = K_p e = K_p (i_{ref} - i_t)$$

と定めているので、 $i_t$  のリップル成分も  $K_p$  倍されてしまう。 $K_p$  が大きいときは、制御信号  $v_i^*$  のリップル成分が強調されて制御が不可能となる。従って、制御信号のリップル成分を除去するために、搬送三角波により変調をする前にフィルタを挿入するフィルタ付き比例制御について検討する。まず、理論的な解析を行うために、理想電圧源を用いたフィルタ付き比例制御を示し、その後シミュレーションによりインバータ電圧源を用いた場合について検討する。

理想電圧源を用いたときのフィルタ付き比例制御におけるブロック線図を図3.7に示す。フィルタの伝達関数は  $1/(1+s\tau)$  とする。図より、フィルタを用いないときと同様に端子 a-a' の駆動点インピーダンス関数  $Z_{Lf}(s)$  と外部回路電圧源  $V_x$  から端子電流  $I_t$  への伝達関数を求めると次式ようになる。

$$Z_{Lf}(s) = sL \frac{s^2\tau L_a + s(L_a + \tau R_a) + R_a + K_p}{s^2\tau L + sL + K_p} \quad (3-14)$$

$$\frac{I_t(s)}{V_x(s)} = \frac{s^2\tau L + sL + K_p}{s^3\tau LL_a + s^2(LL_a + \tau LR_a) + s(LR_a + LK_p)^* + (s^2\tau L + sL + K_p)Z(s)} \quad (3-15)$$



インダクタンス動作 モデル I

図 3.7: フィルタ付き比例制御におけるブロック線図

図から  $K_p$  が十分に大きければ  $Z_{Lf}(s) \cong sL$  となりインダクタンス動作が証明された。 $\tau = 2 \times 10^{-3}$  の場合のインピーダンスの大きさと位相の周波数特性を図 3.8 の点線に示した。これらの図より、キャリア周波数の約 1/10 程度までの仮想インダクタンスが実現できることがわかる。また、単体の安定性については前節で示した方法で、システムの安定性については (3-15) 式より、Routh の安定判別法により判別できる。

シミュレーション


インバータを電圧源に用いた場合、理想的な使用条件は、比例制御の条件とインバータの制御性から、外部電源の周波数を  $f_x$ 、インバータのキャリア周波数を  $f_c$  とすると

$$f_x \ll f_c \tag{3-16}$$


$$2\pi f_x \ll \frac{K_p}{L} \tag{3-17}$$

を満たすことである。この条件を満たす場合のシミュレーション結果の一例を図 3.9 に示す。図中、 $v_i^*$  は図 3.6 における制御信号  $v_i^*$  である。フィルタの  $\tau$  は、リップル成分を十分に除去するため  $\tau = 2 \times 10^{-3}$  とした。また、電流・電圧の総合歪率 (THD) はそれぞれ 3.17 [%]、2.24 [%] であった。

一方、現実には (3-16)(3-17) 式の条件を満たさない入力も考えられる。そこで、限界における特性を調べるために  $f_c = 1$  [kHz]、 $K_p = 500$ 、 $\tau = 2 \times 10^{-3}$  の条件で、インピーダンスの周波数特性をシミュレーションにより求めた。インピーダンスの大きさと位相をを図 3.8 にそれぞれ ●印として示した。図より、 $f_x = 200$  [Hz] 程度までは大きさ  $L$  のインダクタンスとして動作するが  $f_x > 200$  [Hz] では大きさ・位相共に理想電圧源の場合から大幅にずれることがわかる。




大きさ-周波数特性



位相-周波数特性  
フィルタ付比例制御

図 3.8: 可変仮想インダクタンス回路の駆動点インピーダンス ( $L = 22.55$  mH)



$$K_p = 100, f_c = 10 \text{ kHz}, \tau = 10^{-3}$$

$$v_x = 20 \sin(2\pi \cdot 50t) [\text{V}], E = 20 [\text{V}]$$

図 3.9: フィルタ付き比例制御によるシミュレーション結果

## 3.2 ヒステリシス制御

インバータの制御の中で、電流・電圧変化に対して応答性の高い制御方式としてヒステリシスコンパレータを用いたヒステリシス方式が知られている<sup>[1]</sup>。この制御は、比例制御において  $K_p \rightarrow \infty$  となり、制御電源の出力に飽和 (=インバータ直流電圧・電流) が有る場合に相当すると考えてよい。

### 3.2.1 ヒステリシス制御の可制御性

ヒステリシス制御の場合、インバータの出力極性を変化させることにより図 3.10 のように電圧または電流をあらかじめ定めた範囲内に振動的に変化させることができないと見なされる。

インダクタンス動作の場合、インバータの出力電圧極性の変化により端子電流を制御できれば良い。スイッチングの周期  $t_{su}$  が十分小さくその 1 周期中の端子電圧の変化が無視できると、インダクタ  $L_a$  に印可される電圧はステップ状に変化するとみなせる。従って、インバータの直流電圧を適切に選ぶことにより、図 3.10 のような波形を得ることができるので、連続な任意の波形について、スイッチング周波数を十分に高くすれば必ずヒステリシス制御を実現することができる。

一方、キャパシタンス動作の場合はインバータの出力電圧  $v_{in,v}$  の極性の変化によって端子電圧  $v_t$  を制御しなければならない。今、図 3.10 の a の時点でインバータ出力  $v_{in,v}$  が  $-E$  から  $E$  へと変化するように制御したとする。そのとき、端子電圧  $v_t$  が図 3.10 のようにヒステリシス幅の範囲で振動的に連続変化すればヒステリシス制御が実現できる。ここで、外部電圧源  $v_x$  とインバータのステップ電圧を入力と考え、a の時点時刻  $t = 0$  として回路の過渡応答を求める。図 2.2(a) の端子電圧  $v_t$  を零状態応答  $v_{ts0}$  と零入力応答  $v_{ti0}$  の和として定義し、 $v_{ts0}$  をラプラス変換したものを  $V_{ts0}$  とする。零入力応答  $v_{ti0}$  は必ず連続なので、零状態応答  $v_{ts0}$  がヒステリシス幅の範囲に収まれば、インバータ直流電圧  $E$  を適切に選ぶと、端子電圧  $v_t$  の過渡応答はヒステリシス幅の中で図 3.10 のように振動的に制御でき、ヒステリシス制御を実現できる。 $Z_N, Z_D, V_{tN}, V_{tD}$  を (2-14)(2-15) 式のように定めると、 $V_{ts0}$  は

$$V_{ts0} = \frac{EZ_N V_{tD} + s(L_a + R_a)V_N Z_D}{s(Z_N V_D + (sL_a + R_a)V_D Z_D)} \quad (3-18)$$

となる。 $V_{ts0}$  に  $1/s$  の項が含まれていると、端子電圧がステップ状に変化する。従って、このステップ変化が、ヒステリシス制御のヒステリシス幅  $v_h$  より大きいと制御不可能となる。

例えば、 $Z$  が RL 直列回路のときは上記の場合に相当するが、 $\frac{L_a}{R_a} < \frac{v_h}{E}$  を満たせばステップ電圧の幅はヒステリシス制御の幅より小さくなるので制御は可能である。

また、明らかに  $Z = 0$  の場合も制御は不可能である。

### 直流電圧源の最低電圧

ヒステリシス制御においてはインバータの直流電圧源の電圧によりスイッチング周波数などの動作が変化する。インバータの直流電圧は必要最低限であったほうがいいが、すべての状態における最低電圧を計算で求めるのは困難である。ここでは、以下の条件において必要な最低電圧を求める。

1. アクティブパッシブリアクタンス回路は図 2.2 のモデル I の構成である。

2. アクティブパッシブリアクタンス回路は完全なインダクタンス  $L$  として動作している。
3.  $|L| > |L_a|$  である。
4. スイッチング一周期中の端子電圧  $v_t$  の変化は十分に小さく、端子電流  $i_t$  と基準電流  $i_{ref}$  は直線に変化するものとする。

$i_{ref}$  の時間微分は次式ようになる。

$$\frac{di_{ref}}{dt} = \frac{v_t}{L} (\cong \text{constant}). \quad (3-19)$$

スイッチング一周期中の電流が図 3.10 のとおりだとすると、インダクタンス  $L_a$  にかかる電圧は図 3.11 に示すようになる。a-b の期間では  $v_t + E$  の電圧がかかり、b-c の期間では  $v_t - E$  の電圧がかかる。従って、それぞれの期間における端子電流  $i_t$  の傾きは次のように与えられる。

$$\left. \frac{di_t}{dt} \right|_{up} = \frac{v_t + E}{L_a} \quad (\text{during a-b}) \quad (3-20)$$

$$\left. \frac{di_t}{dt} \right|_{down} = \frac{v_t - E}{L_a} \quad (\text{during b-c}) \quad (3-21)$$

もし、 $\left. \frac{di_{ref}}{dt} \right| > \left. \frac{di_t}{dt} \right|_{up}$  または  $\left. \frac{di_{ref}}{dt} \right| < \left. \frac{di_t}{dt} \right|_{down}$  であると電流はヒステリシスバンドの中に留まることができなくて、ヒステリシス制御は失敗となる。従って、 $E$  の最低電圧  $E_{min}$  は次式のように計算できる。

$$E_{min} = \frac{L - L_a}{L} v_t \quad (3-22)$$

### シミュレーション

図 3.12~3.14 にヒステリシス制御のシミュレーション結果を示す。図 3.14 における  $i_{ti}, v_{ti}$  は完全なキャパシタンス  $C$  が接続されているときの理想電流・理想電圧である。図 3.13 は正弦波入力応答、図 3.12、3.14 はステップ電圧入力応答である。シミュレーションのパラメータは表 3.1 と各図に示すとおりで、記号は図 2.2(a) に示すとおりである。インダクタンス動作においては理想的なインダクタンス動作と一致していることがわかる。

図 3.14 はキャパシタンス動作はステップ応答なので、(2-16) 式に示す条件を満足するには、インパルス電源が必要となる。ところが、現実にはインバータの有限パルス幅でこれを代用するので、有限時間内に実現したいキャパシタンスに流れるべき電流に近づく。従って、シミュレーション結果ではステップ電圧印可当初は理想波形と異なるが、インダクタ電流が初期電流を満足するとキャパシタンスとして動作していることがわかる。ヒステリシス制御においても、インバータのスイッチング周波数  $f_{sw}$  が外部電源の周波数  $f_x$  に対して  $2f_{sw} \gg f_x$  の場合は低次調波の発生により正常な動作が期待できない。ヒステリシス制御のスイッチング周波数は、外部回路の条件やインバータの直流電源の大きさなどにより複雑に変化する。解析的に求めようとすると一般的に非線形方程式となり解けないことが多い。ここでは、過渡応答も含めて回路設計の指針となるように図 3.12 と同じ回路パラメータを用いて、外部電圧源の周波数  $f_x$  を変化させた場合の定常状態におけるスイッチング周波数を、シミュレーションから求めて近似

理論式と比較した結果を図 3.16 に示す。図中点線は  $Z$  が RL 直列回路の場合の最小スイッチング周波数の近似理論値である（付録参照）。図より、最小周波数  $f_{swmin}$  が約 5[kHz]、平均周波数  $f_{swave}$  は約 7[kHz] である。近似理論値は、シミュレーション結果とほぼ一致し、回路設計上の指針となることが示された。図 3.17 に上記の条件でシミュレーションにより求めた駆動点インピーダンスの大きさと位相を示す。比例制御の場合と同様に、 $f_x$  の基本成分に対する値を示す。 $f_x > f_{swmin}/2$  の領域では低次高調波の発生により波形が乱れて、基本波特性にも影響が出る。 $f_x > f_{swave}$  の領域では、スイッチングは  $f_x$  の半周期に 1 回行われるだけになり、インピーダンスは大幅に下がり、位相も定まらなくなる。実際に使用する場合は、 $f_x > f_{swmin}/2$  の領域で使用する必要がある。

### 3.3 実験結果

本章においてはヒステリシス制御方式の電圧型インバータを用いた基礎的実験の結果を示し、アクティブパッシブ回路の動作を実証した。図 3.15 に実験装置の構成を示す。実験回路では端子電圧  $v_t$  (電流) を積分して得られる基準電流  $i_{ref}$  (電圧) と端子電流  $i_t$  (電圧) をヒステリシスコンパレータにより比較してインバータのゲート制御信号を得る。インバータの定格は 200V, 10A であるが、今回は制御則の確認が主眼のためインバータ定格に比べて十分小さな電圧・電流で実験を行った。

図はそれぞれ前節に示したシミュレーションに対応したものである。いずれもシミュレーション結果とよく一致しており、過渡応答も含めてリアクタンス動作をしていることが実証された。




図 3.10: ヒステリシス制御による電流電圧波形例






図 3.11: ヒステリシス制御時にかかる電圧





シミュレーション




実験結果


$$v_x = 15u(t), E = 15V$$

ヒステリシス制御 電流ヒステリシス幅  $i_h = 0.1[A]$   
インダクタンス動作 ステップ入力応答

図 3.12: アクティブパッシブリアクタンス回路の応答その 1



シミュレーション




実験結果


$$v_x = 17 \sin(2\pi 50 \cdot t), E = 20V$$

ヒステリシス制御 電流ヒステリシス幅  $i_h = 0.1[A]$   
インダクタンス動作 正弦波入力応答

図 3.13: アクティブパッシブリアクタンス回路の応答その 2




シミュレーション





実験結果

$v_x = 15u(t)$ ,  $E = 15V$   
 ヒステリシス制御 電圧ヒステリシス幅  $v_h = 1[V]$   
 キャパシタンス動作 ステップ入力応答

図 3.14: アクティブパッシブリアクタンス回路の応答その 2



(a) 主回路



(b) 制御回路

図 3.15: 基礎実験回路構成図






図 3.16: ヒステリシス制御におけるスイッチング周波数



(a) 大きさ-周波数特性




(b) 位相-周波数特性

図 3.17: ヒステリシス制御における駆動点インピーダンス


## 第 4 章

### 完全 2 端子アクティブパッシブリアクタンス回路の実現

アクティブパッシブリアクタンス回路は過渡現象を含めてリアクタンスを発生するので、エネルギーの蓄積装置として動作する。従って、通常のモータ駆動用インバータなどと異なり常時エネルギーを供給する必要は無いため、無効電力補償装置と同様にインバータの直流バスには直流電源の代わりに一時的エネルギー蓄積要素を接続すれば動作することができる。例えば、電圧型インバータを用いた場合は図 4.1 に示すように直流電源をキャパシタで置き換えることができる。本章ではまずアクティブパッシブリアクタンス回路のエネルギーについて基礎的な考察をおこない、次に実際にキャパシタンスを直流側に接続した場合にその電圧を制御する方法として等価抵抗制御法を提案する。



(a) 直流電圧源を用いた通常のインバータ



(b) 直流電圧源のキャパシタンスによる置き換え

図 4.1: インバータの直流電圧源のキャパシタによる置き換え




図 4.2: アクティブパッシブリアクタンス回路のエネルギー

### 4.1 アクティブパッシブリアクタンス回路のエネルギー

アクティブパッシブリアクタンス回路はリアクタンスを実現するものである。リアクタンスはその状態量(インダクタンスなら電流、キャパシタンスなら電圧)に応じたエネルギーを蓄積することになる。アクティブパッシブリアクタンス回路は発生しているリアクタンスが蓄積すべきエネルギーを回路内部に蓄積することになる。

もし、アクティブパッシブリアクタンス回路がインダクタンス  $L$  として動作しているときは回路内部に蓄積されるべきエネルギー  $E_s$  は回路へ流れる電流を  $i_t$  とすると次式のようなになる。

$$E_s = \frac{1}{2} L i_t^2 \tag{4-1}$$

アクティブパッシブリアクタンス回路ではエネルギーを蓄積する要素は直流電源とインバータと外部回路を接続するインダクタンス  $L_a$  であるからその 2 カ所にエネルギーが流入する。図 4.1 のように直流電源部分にキャパシタを接続した場合はエネルギー保存の法則から次式が成り立つ。

$$\frac{1}{2} C v_c^2 = E_s - \frac{1}{2} L_a i_t^2 = \frac{1}{2} (L - L_a) i_t^2 \tag{4-2}$$

これを図示すると図 4.2 のようになる。

### 4.2 平衡三相回路におけるアクティブパッシブリアクタンス回路のエネルギー

平衡三相回路においては定常状態において伝達されるエネルギーが一定であるという特質がある。これを利用すると蓄積エネルギーの面で有利な点が出てくると予想される。そこで、

本節では平衡三相回路におけるアクティブパッシリアクタンス回路のエネルギーについて考察する。

図4.3のような三相平衡回路を考える。ここでインダクタンス  $L$  はアクティブパッシリアクタンス回路で実現されたものである。今、この3台のアクティブパッシリアクタンス回路に蓄積されるエネルギーの合計を  $E_{total}$  とすると  $E_{total}$  は次式ようになる。

$$E_{total} = \frac{1}{2}L_u i_u^2 + \frac{1}{2}L_v i_v^2 + \frac{1}{2}L_w i_w^2. \quad (4-3)$$

ここで  $L_u = L_v = L_w = L$  であり、 $i_u, i_v, i_w$  が定常状態平衡三相電流だとすると各相電流は次式のようになる。

$$\begin{aligned} i_u &= I_m \sin \omega t \\ i_v &= I_m \sin(\omega t - \frac{2}{3}\pi) \\ i_w &= I_m \sin(\omega t - \frac{4}{3}\pi), \end{aligned} \quad (4-4)$$

従ってこの状態での  $E_{total}$  は、

$$\begin{aligned} E_{total} &= \frac{1}{2}L I_m^2 \{ \sin^2 \omega t + \sin^2(\omega t - \frac{2}{3}\pi) + \sin^2(\omega t - \frac{4}{3}\pi) \} \\ &= \frac{3}{4}L I_m^2. \end{aligned} \quad (4-5)$$

となつて、一定となる。

図4.3の回路において、過渡状態における合計エネルギーをシミュレーションにより求めると図4.4のようになる。ただし、 $Z_x$  はRL直列回路であり  $R_{Zx} = 10\Omega, L_{Zx} = 10\text{mH}$  である。また、アクティブパッシリアクタンス回路が発生しているインダクタンス  $L$  は  $L = 10\text{mH}$  である。このように、三相回路においてはエネルギー蓄積素子を三相分一括にすることによって定常状態におけるエネルギーの出入りをゼロにすることができる。また、過渡状態においても過渡項によるエネルギーの変化だけであるため一般的に遅いエネルギー変化となる。定常状態におけるエネルギーの最大値は(4-5)式に示すように  $\frac{3}{4}L I_m^2$  であるが、各相毎にエネルギー蓄積装置を設けるとその最大蓄積エネルギーは  $\frac{1}{2}L I_m^2$  であるから、三相一括でエネルギー蓄積装置を設ければエネルギーの出入りが少ないから効率も良くなるし、トータルの蓄積装置の大きさも小さくて済む。

### 4.3 キャパシタを接続した場合の問題点および要求仕様の設定

インバータの直流側にキャパシタを接続した場合、問題となるのは①初期の電圧確立および、②確立後の電圧安定、つまり、回路損失によるキャパシタエネルギー電圧減少の補償、の2点である。キャパシタ電圧の制御には、次のような制御仕様が要求される。

#### 1. 初期電圧の確立

キャパシタ電圧は零電圧から指定した基準電圧まで確立できること。ただし、キャパシタ電圧自体はある程度変化してもインバータの動作に影響は無い<sup>[10]</sup>。

#### 2. 定常運転時の安定特性

アクティブパッシリアクタンス回路は、過渡現象を含めてインダクタンスとして動作




図 4.3: 三相平衡回路におけるアクティブパッシリアクタンス回路

している。このとき、回路は  $\frac{1}{2}L i_t^2$  のエネルギーを蓄積する。このエネルギーはキャパシタ電圧および実インダクタンス  $L_a$  に蓄積されるので、エネルギー保存の法則から次式が成り立つ。

$$\frac{1}{2}L i_t^2 = \frac{1}{2}L_a i_t^2 + \frac{1}{2}C v_c^2 \quad (4-6)$$

ここで、インダクタンス  $L$  が本来貯えるべきエネルギーがキャパシタに流入することによるキャパシタ電圧の変化は、アクティブパッシリアクタンス回路本来の動作であるので、この変化までも補償するような制御特性であってはならない。直流電圧を一定にしようとする制御が速すぎると、インダクタンスとして動作することによる直流電圧の変化をも一定にしてしまう。従って、損失抵抗  $R_{loss}$  や端子電流  $i_t$  の変化に対するキャパシタ電圧補償制御のカットオフ周波数特性は、アクティブパッシリアクタンス回路の過渡特性を決めるカットオフ周波数<sup>[9]</sup>よりも十分低いことが要求される。

#### 3. キャパシタ電圧 $v_c$ の変動範囲

キャパシタはインバータの直流側に接続されるので、電圧確立時において過渡的にも負にはならない。また、定常運転時には3.2.1節に示したように次式で示す下限電圧  $v_{cmin}$  を下回ってはならない。

$$v_{cmin} = \frac{L - L_a}{L} v_t \quad (4-7)$$




図 4.4: 三相平衡回路におけるアクティブパッシブリアクタンス回路の合計エネルギー




図 4.5: インバータの損失とその補償




図 4.6: 解析に用いる主回路

### 4.4 等価抵抗制御法

以上の仕様を満たすために以下に示す等価抵抗制御を提案する。インバータ回路には、各種導通損失・スイッチング損失などの損失が存在するが、これらを図 4.5(a) のように抵抗  $R_{loss}$  で代表する。一方、アクティブパッシブリアクタンス回路を図 4.5(b) のように  $R-L$  直列インピーダンスを発生させるように制御すると仮定する。この制御では、基準電流  $i_{ref}$  は次式を解いて求める。

$$v_t = L \frac{di_{ref}}{dt} + R_e i_{ref} \tag{4-8}$$

発生したインピーダンスの等価直列抵抗  $R_e$  が  $R_e = R_{loss}$  となるように制御できれば、回路で消費される損失電力は外部から供給されることになり、キャパシタ電圧は一定に制御される。一方、 $R_e \neq R_{loss}$  のときに  $R_e$  で消費される瞬時電力は  $R_e i_t^2$  となるが、実際に回路で損失となる電力は  $R_{loss} i_t^2$  なのでその差  $(R_e - R_{loss}) i_t^2$  がキャパシタへ流入する瞬時電力となる。このとき、 $R_e > R_{loss}$  ではキャパシタへエネルギーが流入し、キャパシタ電圧は増加する。従って、次式のように  $R_e$  をキャパシタ電圧  $v_c$  とその基準電圧  $V_{cref}$  の誤差に比例させる比例制御を行え

ばキャパシタ電圧を一定に制御できる。

$$R_e = K_c(V_{cref} - v_c) \quad (4-9)$$

キャパシタ初期電圧の確立は、同じ制御により行うことができる。<sup>†</sup>

## 4.5 制御特性

等価抵抗制御の制御特性は以下に示す基本方程式から導くことができる。ただし、アクティブパッシブリアクタンス回路は完全な  $R-L$  直列インピーダンスとして動作していると仮定し、各記号は図 4.5, 4.6 に示すとおりとする。

- 制御則 (再掲)

$$R_e = K_c(V_{cref} - v_c) \quad (4-9)$$

- 回路方程式

$$v_x = (L + L_x) \frac{di_t}{dt} + (R_e + R_x) i_t \quad (4-10)$$

- 図 3 (a) と (b) の瞬時パワー (瞬時電力) の保存則

$$L_a i_t \frac{di_t}{dt} + C v_c \frac{dv_c}{dt} + R_{loss} i_t^2 = L i_t \frac{di_t}{dt} + R_e i_t^2 \quad (4-11)$$

この制御は非線形項を含んでいるので伝達関数による特性解析はできない。以下、定常誤差・リアプノフの安定判別法を用いた安定判別・キャパシタ電圧変動範囲・等価抵抗値の変動範囲について解析し、最後に設計例を通してキャパシタ  $C$ ・ゲイン  $K_c$  の定め方について論じる。

### 4.5.1 定常誤差

平衡点、つまり  $i_t = 0$  では  $\frac{di_t}{dt} = 0$ 、 $\frac{dv_c}{dt} = 0$  なので、(4-11) 式より  $R_e = R_{loss}$  となる。このときの定常キャパシタ電圧  $V_{cs}$  は (4-9) 式より、

$$V_{cs} = V_{cref} - \frac{1}{K_c} R_{loss} \quad (4-12)$$

となり定常誤差を生じる。

### 4.5.2 安定性

等価抵抗制御は非線形制御となるので、リアプノフ安定判別法を用いて安定領域を判別する。ここでは、リアプノフ関数  $V(\mathbf{x})$  として、次のような関数を定義する。

$$V(\mathbf{x}) = (L_x + L_a) i_t^2 + (1 + K_c) C v_{err}^2 \quad (4-13)$$

<sup>†</sup>(注) 三相無効電力発生装置等とは異なり、単相の過渡状態でもリアクタンスとして動作する必要があるため、瞬時実電力制御<sup>12)</sup>ではなく等価抵抗制御が必要となる。

$$\begin{aligned} \text{ただし、} \quad \mathbf{x} &\triangleq [i_t, v_{err}]^T \\ v_{err} &\triangleq v_c - V_{cs} \end{aligned}$$

ここでは、定常状態で  $i_t = 0$  の場合を考える。定常状態では  $\frac{di_t}{dt} = 0$  であるが、(4-10) 式より  $i_t = 0$  のときは  $v_x = 0$  である。 $v_x \neq 0$  の場合も  $i_t$  を平行移動することにより同様に議論できる。

ここで、 $V(\mathbf{x})$  は明らかに次の条件を満たす。

- $\mathbf{x} = \mathbf{0}$  は平衡状態である。
- $V(\mathbf{0}) = 0$
- $\mathbf{x} \neq \mathbf{0}$  のとき  $V(\mathbf{x}) > 0$

従って次の条件を満たせば、制御はリアプノフの意味で安定である。ただし、 $\dot{V}$  は  $V$  の時間微分とする。

- $\dot{V}(\mathbf{x}) \leq 0$

図 4.7 に  $L$  と  $K_c$  をパラメータとしたときの  $\dot{V}(\mathbf{x})$  の符号を示す (付録参照)。灰色の領域が  $\dot{V}(\mathbf{x}) < 0$  の領域であり、この範囲では制御は安定となる。

リアプノフの安定判別法は十分条件なので、実際にはこの範囲外でも安定な領域は存在する。

### 4.5.3 キャパシタ電圧変動範囲

本節では、平衡点からのキャパシタ電圧の変動  $\Delta v_c$  を考え、キャパシタ容量決定の指針とする。図 4.6 の回路で  $R_e = R_{loss}$  一定としたとき、つまり回路損失はすべて外部から補償され回路のパラメータ変動も無い理想的な場合を考える。このとき、外部電圧  $v_x$  が正弦波のときの定常電流  $i_{ts}(t)$  は次式で与えられる。



$$i_{ts}(t) = \frac{V_x}{Z_f} \sin(\omega t - \phi) \quad (4-14)$$

$$\begin{aligned} \text{ただし、} \quad Z_f &= \sqrt{\omega^2 (L_x + L)^2 + (R_x + R_{loss})^2} \\ \phi &= \arctan \frac{R_x + R_{loss}}{\omega (L_x + L)} \end{aligned}$$

実際の回路では、インダクタンス  $L$  に蓄積されるべきエネルギー  $E_L$  はインダクタンス  $L_a$  とキャパシタ  $C$  に蓄積されるので、キャパシタ電圧を  $v_c(t)$  とするとエネルギー保存の法則から次式が成り立つ。


$$\frac{1}{2} L_a i_{ts}^2(t) = \frac{1}{2} L_a i_{ts}^2(t) + \frac{1}{2} C \{(v_c(t))^2 - V_{cs}^2\} \quad (4-15)$$



(a)  $L_x = 0$ (b)  $L_x = 10[\text{mH}]$ 

$R_x=5[\Omega], R_{loss}=2[\Omega], L_a=4.51[\text{mH}], C=3630[\mu\text{F}], V_{cref}=20[\text{V}]$

図 4.7: 等価抵抗制御の安定範囲



$R_x=5[\Omega], L_x=0, v_x=15\sin(2\pi ft) [\text{V}]$   
 $R_{loss}=2[\Omega], L_a=4.51[\text{mH}], L=20[\text{mH}], V_{cref}=20[\text{V}]$

図 4.8: キャパシタ電圧の変動

これを  $v_c(t)$  について整理すると次式が得られる。

$$v_c(t) = \sqrt{\frac{1}{2C} \left( \frac{V_x}{Z_f} \right)^2 (L - L_a) \{1 - \cos 2(\omega t - \phi)\} + V_{cs}^2} \quad (4-16)$$

一般的に、定常誤差は十分に小さくするから  $V_{cs} \cong V_{vref}$  と近似できるので、この時のキャパシタ電圧変動の最大振幅  $\Delta V_{cmax}$  は次式で与えられる。

$$\Delta V_{cmax} = \sqrt{\frac{1}{C} \left( \frac{V_x}{Z_f} \right)^2 (L - L_a) + V_{cref}^2} - V_{cref} \quad (4-17)$$

キャパシタ容量は、キャパシタ電圧の平衡点からの変動率  $F_{lvc} = \frac{\Delta V_{cmax}}{V_{cref}}$  がある基準の範囲内に収まるように設定する。図 4.8 に、キャパシタ容量を変化させた場合のキャパシタ電圧の変動率  $F_{lvc}$  を示す。回路パラメータを表 4.1 に示す。

#### 4.5.4 等価抵抗値の変動範囲

等価抵抗制御では、定常状態においても等価直列抵抗  $R_e$  が変動する。この変動が大きいと、発生するインピーダンスの直線性が失われ実用上問題が生じる。本節では、等価抵抗の定常変化特性を考察し、回路が直線性を失わない周波数範囲から制御の周波数特性を求め、また、これによりゲイン決定の一助とする。

図 4.6 に示す等価回路において、 $R_e$  を平衡点における値  $R_{loss}$  とそこからの変動分  $\Delta R$  に分けて考えると、図 4.9 のような等価回路を得る。いま、等価抵抗制御を行った時のキャパシタ電圧変動の振幅は (4-17) 式の  $\Delta V_{cmax}$  より小さいと仮定できる。従って  $\Delta R$  の最大値  $\Delta R_{max}$  は制御則 ((4-9) 式) より次式で評価することができる。

表 4.1: 等価抵抗制御のシミュレーションおよび実験パラメータ

実インダクタンス: $L_a$	4.51 [mH]	
$L_a$ の抵抗分: $R_a$	0.8 [ $\Omega$ ]	
ヒステリシス幅: $i_h$	0.2 [A]	
外部インピーダンス $Z_L$	図.4.13,4.14	5 [ $\Omega$ ]
	図.4.15	5 [ $\Omega$ ] + 30 [mH]
仮想インダクタンス $L$	図.4.13,4.14	20 [mH]
	図.4.15	10 [mH]
インバータの直流バス	キャパシタ $C = 3630$ [ $\mu$ F] $V_{cref}$ : 20 [V], Gain $K$ : 1 $R_e$ max: 5 [ $\Omega$ ] min: 0 [ $\Omega$ ]	




図 4.9: 等価抵抗制御適応時の等価回路

$$\Delta R_{max} = K_c \Delta V_{cmax} \quad (4-18)$$


この変動成分  $\Delta R_{max}$  がそれ以外のインピーダンス  $Z_f$  より十分に小さければ、回路全体のインピーダンス変動は無視できて、アクティブパッシブリアクタンス回路は理想的な仮想インダクタンス  $L$  として動作しているとみなすことができる。この条件は次式で表現することができる。

$$F_R = \frac{\Delta R_{max}}{Z_f} \ll 1 \quad (4-19)$$

上式を  $K_c$  について整理すると次式が得られる。(付録 C 参照)

$$K_c \ll \frac{Z_f}{\sqrt{\frac{L-L_a}{C} \left(\frac{V_x}{Z_f}\right)^2} - V_{cref}} \quad (4-20)$$

(4-19) 式において、 $F_R = 0.01, 0.1, 1$  となるゲイン  $K_c$  を  $v_x$  の周波数  $f$  の関数としてプロットしたものが図 4.10 である。本アクティブパッシブリアクタンス回路が使用される周波数範囲に応じて、図中の実線のゲインより十分に小さいゲインを用いる。例えば、50Hz の場合は 30 より十分に小さいゲインを用いなければならない。



$$R_x = 5[\Omega], L_x = 0, v_x = 15 \sin(2\pi ft) \text{ [V]} \\ R_{loss} = 2[\Omega], L_a = 4.51[\text{mH}], L = 20[\text{mH}], V_{cref} = 20[\text{V}], C = 3630\mu \text{ F}$$

図 4.10: 適切なゲインの範囲

このゲイン決定法を検証するために、図 4.11 にゲインと周波数を変化させたときの定常状態の端子電流の総合歪み率 (THD) をシミュレーションにより求めて示した。例えば周波数 50Hz ではゲインが 10 を越えると等価抵抗の変動分  $\Delta R$  が無視できなくなるので途端に THD が大きくなり、回路の線形性が損なわれて実用上問題が生じていることがわかる。

#### 4.5.5 設計例


本節では以上の考察を踏まえて設計例を示す。

1. パラメータは表 4.1 (図 4.13, 4.14) および  $V_x = 15$  [V],  $f = 50$  [Hz] とする。
2.  $F_{lvc} < 0.03$  とすると、(4-17) 式より  $C > 1617$  [ $\mu$ F]。ここでは、余裕を持たせるためと部品入手のために  $C = 3630$  [ $\mu$ F] とする。
3.  $C = 3630$  [ $\mu$ F] とすると、THD を 1[%] 以下とするためには図 4.11 よりおおよそ  $K_c \leq 1$  である。 $K_c = 1$  の時の  $F_R$  は  $F_R \cong 0.032$  となり線形性は失われない。
4.  $K_c = 1$  は上記の条件も満たして、実験を行った仮想インダクタンス  $L$  について安定である。

#### 4.6 シミュレーションおよび実験結果

シミュレーションおよび小電力実験にて等価抵抗制御の検証を行った。

実験装置の構成を図 4.12 に示す。制御回路中、点線で囲んだ部分が等価抵抗制御のフィードバック部分である。



$$R_x = 5[\Omega], L_x = 0, v_x = 15 \sin(2\pi ft) [V]$$


$$R_{loss} = 2[\Omega], L_a = 4.51[mH], L = 20[mH], V_{ref} = 20[V], C = 3630\mu F$$

図 4.11: 端子電流の THD


実際のシミュレーションおよび実験では、ハードウェアで実現できる抵抗成分の大きさに上限があること、および、抵抗成分が大きくなりすぎると回路へ流入するエネルギーが小さくなってしまふことから等価抵抗をリミッタにより制限する。キャパシタ電圧が定常値を維持している場合は、等価抵抗値の変動は全体のインピーダンスに比べて十分に小さくなるように設計しているの、リミッタが働くのは主としてキャパシタ電圧がゼロの状態から立ち上げる場合である。この場合はいち早くキャパシタに充電するには、有能電力の法則から、外部のインピーダンスと抵抗値が等しくなれば良い。あらゆる周波数で用いる可能性があることを考えると外部インピーダンスの抵抗値がわかっている場合は、その値をリミット値にするのが良い。しかし、通常は外部抵抗値が不明の場合が多いので、等価抵抗値の定常値である損失を代表する抵抗値  $R_{loss}$  の2倍程度にしておけばハードウェアでも容易に構成できる。ここでは、リミット値の上限は外部インピーダンスの抵抗値と同じ  $5\Omega$  とした。

インバータのスイッチング素子は MOSFET を用いた。各パラメータは表 4.1 に示したとおりである。図 4.13・4.14 はそれぞれ外部電圧源  $v_x$  がステップ状電圧、正弦波電圧のときのキャパシタ電圧確立の様子をシミュレーションと実験で示したものである。外部インピーダンス  $Z_L$  は純抵抗で実験を行った。両図からキャパシタ電圧がほぼ基準値に確立されていることがわかる。また、シミュレーションと実験もよく一致している。

図 4.15 はキャパシタ電圧確立後のキャパシタ電圧制御と、アクティブパッシブリアクタンス回路がインダクタンスとして動作していることを示すために、 $v_x$  が矩形波の場合の応答を示したものである。この図から、キャパシタ電圧は解析通りの変動幅の範囲で安定しており、かつアクティブパッシブリアクタンス回路は過渡応答を含めて設定したインダクタンスとして動作していることがわかる。なお、この矩形波応答の場合は外部インピーダンスのインダクタンスが零でないため、端子電圧  $v_t$  にはインバータの出力電圧波形(矩形波)がリプルとして含まれる。しかし、本回路は電圧を積分しているので通常の動作には支障が無い。




(a) 実験システム構成図




(b) 制御回路ブロックダイアグラム

図 4.12: 実験装置




(a) シミュレーション



(b) 実験結果  $v_x = 15u(t)[V]$

図 4.13: キャパシタ電圧の確立 (ステップ応答)



(a) シミュレーション



(b) 実験結果  $v_x = 15 \sin(2\pi 50 \cdot t)$  [V]

図 4.14: キャパシタ電圧の確立 (正弦波応答)



(a) シミュレーション


(b) 実験結果 (周波数 25[Hz], 振幅 15[V])  
 $v_x$ : 矩形波 (単一符号)

図 4.15: 等価抵抗制御による矩形波定常応答

## 4.7 まとめ

本章をまとめると次のようになる。

- アクティブパッシブリアクタンス回路について、インバータの直流側にキャパシタを接続した場合の電圧制御法として等価抵抗制御を提案した。
- 等価抵抗制御法の特徴を解析して、その安定性およびゲインの決定法について考察を行った。
- シミュレーションと実験により提案している設計法を検証した。

本制御を適用することにより、直流電源を必要としない完全な2端子回路としてアクティブパッシブリアクタンス回路が実現でき、応用面でも実現性が広がると考えられる。

## 第5章

### 負性インダクタンス

#### 5.1 負性インダクタンスとは

負性インダクタンス  $L_n$  も通常のインダクタンスと同様に、その端子電流  $i$ ・電圧  $v$  により次式で定義される。

$$v = L_n \frac{di}{dt} \quad (5-1)$$

ただし、 $L_n < 0$

その定常状態におけるインピーダンスは  $j\omega L_n$  である。 $L_n < 0$  であるから電流は電圧より位相が90度進み、定常状態においてはキャパシタンスと同じような挙動を示す。では、キャパシタンスと違う点は何だろうか。ここでは、キャパシタンスとの違いを中心にインピーダンスの周波数応答・過渡応答・エネルギーの3つの観点から説明し、負性インダクタンスというものの特徴を明らかにする。

##### 5.1.1 周波数応答

キャパシタンス  $C (> 0)$  の複素インピーダンスは次式で示される。

$$\frac{1}{j\omega C} = \frac{-j}{\omega C} \quad (5-2)$$

従って、明らかにインピーダンスの大きさは周波数に逆比例し、電流の位相は電圧に比べて90度進む。一方、負性インダクタンス  $-L (L > 0)$  の複素インピーダンスは次式で示される。

$$j\omega(-L) = -j\omega L \quad (5-3)$$

上式より、インピーダンスの大きさは周波数に比例するが、電流の位相はキャパシタンスと同じように電圧に比べて90度進む。

周波数特性の違い抵抗と組み合わせるとさらに顕著となる。ここでは、図5.1のような直列回路を考える。図5.2にこのRL回路とRC回路のインピーダンスの周波数応答を示す。この回路の定数では約50.3Hzでインダクタンス100mHとキャパシタンス100μFのインピーダンスが一致する。したがって、50.3Hzの点では全く同じインピーダンス特性になる。しかし、他の周波数ではその点を中心にしてちょうど対称の特性になる。これより、負性インダクタンスはキャパシタンスと全く異なるものであることがわかる。




図 5.1: RL 回路と RC 回路

## 5.1.2 過渡応答

今、 $R-L$  直列回路を考えて、そのステップ応答を求めると次式のようになる。

$$i = \frac{V}{R}(1 - e^{-\frac{R}{L}t}) \quad (5-4)$$

ここで、 $L < 0$  だと電流は発散する。従って、負性インダクタンス  $L_n$  は単独で存在することはできなくて、例えば直列に  $L_n + L_p > 0$  であるような正のインダクタンス  $L_p$  を接続するようなことが必要となる。このように、過渡応答はキャパシタンスと全く異なる。

## 5.1.3 エネルギー


キャパシタンスはその電圧  $v$  に応じて次式でしめされるエネルギー  $E_C$  を蓄積する。

$$E_C = \frac{1}{2}Cv^2 \quad (5-5)$$


一方、インダクタンスはその電流  $i$  に応じて次式のようなエネルギー  $E_L$  を蓄積する。

$$E_L = \frac{1}{2}Li^2 \quad (5-6)$$

$L < 0$  のときはエネルギーを蓄積するのではなくて、放出することになる。したがって、エネルギーの観点からもキャパシタンスと負性インダクタンスは全く異なったものである。



(a) 大きさ



(b) 位相

図 5.2: 負性インダクタンスとキャパシタンスの比較




図 5.3: 回路内部に掛かる電圧

## 5.2 制御特性

### 5.2.1 基本制御

負性インダクタンスも基本的には、4.2節と同様な制御則で実現できる。比例制御の場合は通常の正のインダクタンスを実現する場合と全く同様な制御で実現できるが、ヒステリシス制御により負性インダクタンスを実現するときは外部インピーダンスにインダクタンスが含まれていると、制御を若干変更しなければならない。

4.5節にも述べたように、外部にインダクタンスが接続されていると端子電圧にはインバータの出力電圧(矩形波)がリプルとして含まれる。今、図 5.3のように、アクティブパッシブ回路(VAPAR)にR-L直列回路が接続されており、アクティブパッシブ回路のインバータの直流電圧はEとして1スイッチング中は変化しないと仮定する。また、簡単にするために外部電圧源v\_xは0とするが一般的な場合も同様に議論できる。以上のような仮定の下に端子電圧v\_tを求めると次式のようなになる。

$$v_t = \frac{L_x E}{(L_a + L_x)(R_{loss} + R_x)} e^{\frac{R_{loss} + R_x}{L_a + L_x} t} + \frac{R_x E}{R_{loss} + R_x} \quad (5-7)$$

ここで、スイッチング周波数が十分に高く、上式右辺第1項の変化がスイッチング周期中には十分に小さく無視できるとすると、端子電圧は次式の振幅|v\_t|を持つ矩形波で近似できる。(図 5.4(b))

$$|v_t| = \frac{L_x}{L_x + L_a} E \quad (5-8)$$

ここで、アクティブパッシブ回路の内部実インダクタンスにかかる電圧v\_Laは次式で示す振幅|v\_La|を持つ矩形波となる(図 5.4(c))。

$$|v_{La}| = \frac{L_a}{L_x + L_a} E \quad (5-9)$$

上式より、端子電流i\_tは直線となり、その傾きd\_itは次式で与えられる。




図 5.4: 負性インダクタンスを実現するときの各部の電圧・電流



$$d_{it} = -\frac{E}{L_a + L_x} \quad (5-10)$$

基準電流  $i_{ref}$  は、等価直列抵抗  $R_e$  を無視すると次式で与えられる。

$$i_{ref} = \frac{1}{L} \int v_t dt \quad (5-11)$$

従って、スイッチング1周期中は基準電流は直線となり、その傾き  $d_{iref}$  は次式で与えられる。

$$d_{iref} = \frac{L_x}{L} \frac{E}{L_a + L_x} = -\frac{L_x}{L} d_{it} \quad (5-12)$$

基準電流と端子電流の関係は図5.4(d)(e)のようになる。図中、 $L$  はアクティブパッシブ回路が発生している仮想インダクタンス、 $i_h$  は電流ヒステリシスの幅である。 $L > 0$  の時と  $L < 0$  の時では基準電流  $i_{ref}$  の傾きが異なり、特に、 $L < 0$  の時は前節に述べたとおり必ず  $|L| < |L_x|$  であるので、図5.4(e)のように基準電流と端子電流の傾きの符号が同じで、しかも基準電流の傾き大きさが大きくなる。言い換えれば、基準電流と端子電流の誤差を小さくするようなインバータ出力電圧の符号が、 $L < 0$  と  $L > 0$  の場合で異なるということである。従って、ヒステリシスコンパレータへの入力符号を  $L > 0$  の場合と逆にしなければならない。つまり、図4.12において\*を付した部分の符号を入れ替えなければならない。

### 5.2.2 直流電源の制御


負性インダクタンスに蓄積されるエネルギー  $E_{Ln}$  は

$$E_{Ln} = \frac{1}{2} Li^2 < 0 \quad (5-13)$$


となり、負性インダクタンスはエネルギー蓄積装置ではなく、エネルギー供給装置となる。従って、インバータの直流側にキャパシタを用いる場合は、第4章で示した等価抵抗制御では初期電圧の確立を行うことができない。キャパシタは、直流電源等であらかじめ充電されていなければならない。

### 5.2.3 シミュレーションおよび実験結果

図5.5はアクティブパッシブ回路により負性インダクタンス  $L = -10[\text{mH}]$  を発生させた場合のシミュレーション結果と実験結果である。図5.6は発生させるインダクタンスが正 ( $L = 10[\text{mH}]$ ) である以外は図5.5と同様な条件の場合である。前節で述べたように、等価抵抗制御ではキャパシタ電圧の確立が不可能なため、本実験ではインバータの直流側には直流電源を用いた。シミュレーションと実験のブロックダイアグラムは、図4.12から抵抗フィードバックの部分無くしたものである。図より、シミュレーションと実験は良く一致しており、アクティブパッシブ回路が負性インダクタンスを発生していることがわかる。




(a) シミュレーション




(b) 実験結果

図 5.5: 負性インダクタンスの応答

$v_x = 15 \sin(2\pi 50 \cdot t) [\text{V}]$  (電流リプルは外部インダクタンスの非線形性による)



(a) シミュレーション



(b) 実験結果

図 5.6: 正インダクタンスの応答

$v_x = 15 \sin(2\pi 50 \cdot t) [V]$  (電流リプルは外部インダクタンスの非線形性による)

## 5.3 まとめ

本章では、負性インダクタンスの基礎特性を示し、アクティブパッシブ回路によって負性インダクタンスを発生できることを示した。電力用負性インダクタンスが過渡応答も含めて実現できることにより、過渡応答を含めてインダクタンスをキャンセルすることができ、第7章に示すように新たな応用が考えられる。

## 第 6 章

### 出力フィルタを付けたアクティブパッシブリアクタンス回路

本章ではアクティブパッシブリアクタンス回路を応用する際に問題点の一つとなるリップルを除去するために、出力フィルタを付けたアクティブパッシブリアクタンス回路の制御法を提案し、フィルタ・制御回路の設計法について述べる。以下、本章では主として負のインダクタンスの応用を考えるためアクティブパッシブリアクタンス回路が負のインダクタンスを発生する場合についてのみ論じるが、他の場合についても同様に議論できる。

#### 6.1 アクティブパッシブリアクタンス回路のスイッチングリップル

アクティブパッシブリアクタンス回路はインバータを制御電源として利用しているのでそのスイッチングリップルが電流・電圧に現れることになる。外部回路が純抵抗の場合は三角波状のリップルが電流・電圧に現れるだけであり、このリップルはスイッチング周波数を上げることによりいくらかでも小さくすることができる。しかし、外部回路にインダクタンスやキャパシタンスの成分があると矩形波状のリップルが電圧・電流に発生する。例えば、外部に接続されるのがモータのようにほとんど純粋なインダクタンス—抵抗回路だと見なすことができ、しかも電流リップルがある程度許容できるような用途では電圧型インバータを用いたアクティブパッシブリアクタンス回路の出力をそのまま接続すれば良い。一方、任意の負荷が接続される可能性のある電源装置などにアクティブパッシブリアクタンス回路を応用する場合はフィルタによりスイッチングリップルを除去する必要性が生じる。

#### 6.2 フィルタの基本設計

図 6.1 のような RC フィルタを考える。ここで、インバータのスイッチング周波数 (= フィルタで除去すべき周波数成分) を  $f_{sw}$ 、インバータの出力電圧指令の周波数 (= フィルタで出力すべき周波数成分) を  $f_{ref}$  とする。また、回路構成は図のように電圧型インバータを制御電源として用いる。

$L_f$  のインピーダンスを  $Z_{L_f}$ 、 $L_o$  のインピーダンスを  $Z_{L_o}$ 、 $C_f$  のインピーダンスを  $Z_{C_f}$  とすると図 6.2(a) のような等価回路を得ることができる。ここで、周波数  $f_{ref}$  においては図 6.2(b) のようにキャパシタ部分が解放に、また周波数  $f_{sw}$  においては (c) のようにキャパシタ部分が

十分小さなインピーダンスを持たばスイッチングリップ成分が出力に現れない。一般的にインバータの出力フィルタは外部に接続される負荷のインピーダンスが定まらないとフィルタの設計ができない。しかし、アクティブパッシブリアクタンス回路においては図6.1のように出力インダクタンス  $L_o$  を持つ。従って、スイッチング周波数  $f_{sw}$  において  $Z_{L_o}$  が  $Z_{c_f}$  に比べて十分に大きければ、外部にどのようなインピーダンスが接続されてもフィルタの性能に影響がなくなるためフィルタの設計の自由度が大きい。<sup>[12]</sup>

以上の条件を式に表すと次のようになる。

$$\begin{aligned} \text{at } f = f_{ref} \\ Z_{c_f} \gg Z_{L_f} \end{aligned} \tag{6-1}$$

$$\begin{aligned} \text{at } f = f_{sw} \\ Z_{c_f} \ll Z_{L_f} \\ Z_{c_f} \ll Z_{L_o} \end{aligned} \tag{6-2}$$







図 6.1: アクティブパッシブリアクタンス回路の出力フィルタ



(a) フィルタの等価回路



(b)  $f = f_{ref}$  の時の等価回路



(c)  $f = f_{sw}$  の時の等価回路

図 6.2: 出力フィルタの等価回路

### 6.3 出力フィルタ付加時の制御法

フィルタを付加したときの制御法を決定する際には次の点が問題となる。

- スイッチング周波数が定まらないとフィルタの設計ができない。
- フィルタの共振点で振動が起こる可能性がある。

前者の問題点のために、スイッチング周波数が負荷などにより変動するヒステリシス制御ではフィルタの設計が難しい。従って、出力フィルタを付加する際には第3章で示した比例制御+三角波比較法 PWM によりインバータを制御する。また後者の問題点を解決するために、制御系にはダンピングのために微分ゲインを加え、比例微分制御とすることにより共振による振動を抑える。

#### 6.3.1 出力フィルタ付加時のインピーダンス特性

本制御を適用する場合の特性は下記の制御則と回路方程式から求めることができる。ここで、フィルタの回路および電流・電圧の記号は図 6.3 に示すとおりとする。また、 $L_v$  はアクティブパッシブリアクタンス回路で発生させるインダクタンスとする。




図 6.3: 出力フィルタの回路

表 6.1: 出力フィルタ付アクティブパッシブリアクタンス回路のパラメータ例

$K_p = 20, K_d = 0.01$
$L_f = 6.366 \times 10^{-5} [H], R_f = 0.01 [\Omega]$
$L_o = 6.366 \times 10^{-5} [H], R_o = 0.01 [\Omega]$
$C_f = 3.183 \times 10^{-4} [F], R_{cf} = 1.0 [\Omega]$

制御則

$$i_{ref} = \int \frac{v_t}{L_v} dt \quad (6-3)$$

$$v_i = K_p(i_t - i_{ref}) + K_d \frac{d}{dt}(i_t - i_{ref}) \quad (6-4)$$

回路方程式

$$v_t = L_o \frac{di_t}{dt} + R_o i_t + v_c \quad (6-5)$$


$$v_i = v_c + R_c(i_t - i_{L_f}) - L_f \frac{di_{L_f}}{dt} + R_{L_f} i_{L_f} \quad (6-6)$$

$$C \frac{dv_c}{dt} = i_t - i_{L_f} \quad (6-7)$$


各部の電流・電圧をラプラス変換して駆動点インピーダンス関数  $Z_t$  を求めると下記のような形となる。

$$Z_t = sL_v \frac{(s - z_1)(s - z_2)(s - z_3)}{(s - p_1)(s - p_2)(s - p_3)} = sL_v Z_r(s) \quad (6-8)$$

ここで、 $z_1, z_2, z_3$  は関数  $Z_r(s)$  の零点、 $p_1, p_2, p_3$  は極である。 $Z_r(s)$  は制御に伴って発生する項であり、大きさが 1、位相が 0 であるのが望ましい。例えば、表 6.1 のパラメータを用いたときの  $Z_r(s)$  の大きさと位相を示したのが図 6.4 である。図より、このパラメータを用いた場合はおおむね周波数 5 [kHz] 程度までは大きさ  $L_v$  のインダクタンスとして動作することがわかる。



(a) 大きさ



(b) 位相

図 6.4:  $Z_r$  の周波数特性

## 6.3.2 安定性

3.1.1節に示したようにアクティブパッシブリアクタンس回路単体での安定性については、制御システムのような議論をすることはできない。ここでは、単体の駆動点インピーダンス関数の極と零点の特性から出力フィルタ付アクティブパッシブリアクタンس回路の安定性を論じる。

(6-8)式に示したようにアクティブパッシブリアクタンس回路の駆動点インピーダンス関数は次式のように表すことができる。

$$Z_t = sL_v \frac{(s-z_1)(s-z_2)(s-z_3)}{(s-p_1)(s-p_2)(s-p_3)} = sL_v Z_r(s)$$

ここで、 $Z_r$ の極と零点の実部が負であれば安定と言える。しかし、虚数部がゼロでは無いときは電流または電圧が振動する可能性があるため極および零点はできるだけ実数であることが望ましい。

本章ではアクティブパッシブリアクタンس回路で負のインダクタンスを発生させている場合について論じるが、負のインダクタンス自体が単体では不安定な要素であり、必ず外部にこれを打ち消すような正のインダクタンス成分が必要となる。従って、ここでは図 6.5に示すように外部にインダクタンス  $L_x$  を接続して端子 X-y における駆動点インピーダンス関数から上記の安定性を論じる。

図 6.6~6.13は図 6.1のパラメータを用いたときの極と零点の軌跡である。 $K_p$ が小さいと原点に一番近い極が小さくなるのである程度の大きさが必要である。 $K_d$ が小さいときは零点に虚数部が現れるのでこれもある程度の大きさが必要である。図 6.14,6.15はアクティブパッシブリアクタンس回路が発生するインダクタンス  $L_v$  を変化させたときの極と零点の軌跡である。前章でも述べたとおり、負性インダクタンスは単独では不安定となる可能性がある。この解析でも  $L_x + L_v > 0$ 、つまり、全体のインダクタンスが負となるときは零点の実部が正となり、不安定であると言える。また、 $L_v$ の大きさが大きくなるにつれて、虚数部が出てきてしまうのでここから  $K_d$ を決定することができる。





図 6.5: 安定性を考えるときの回路モデル




極の値


$[K_p = 0, K_d = 0.01]$	$-1.000 \times 10^6,$	$-3.151 \times 10^3,$	$0$
$[K_p = 20.0, K_d = 0.01]$	$-9.977 \times 10^5,$	$-3.167 \times 10^3,$	$-1.963 \times 10^3$

図 6.6: 極の軌跡その 1 (パラメータ  $K_p = 0 \rightarrow 20$ )

$$(L_v = -1.591 \times 10^{-4}[\text{H}], L_x = 7.958 \times 10^{-4}[\text{H}])$$



(a) 全体図 (重根となるのは  $K_d \cong 7.8 \times 10^{-4}$ )




(b) 原点付近の拡大図

極の値

$[K_p = 20.0, K_d = 0.0]$	$-6.369 \times 10^3 \pm j4.408 \times 10^4,$	$-3.127 \times 10^3$	
$[K_p = 20.0, K_d = 0.01]$	$-9.977 \times 10^5,$	$-3.167 \times 10^3,$	$-1.963 \times 10^3$

図 6.7: 極の軌跡その 1 (パラメータ  $K_d = 0 \rightarrow 0.01$ )


$$(L_v = -1.591 \times 10^{-4}[\text{H}], L_x = 7.958 \times 10^{-4}[\text{H}])$$




極の値  
 $[K_p = 0, K_d = 0.01] : -1.771 \times 10^5, -3.195 \times 10^3, 0$   
 $[K_p = 20.0, K_d = 0.01] : -1.753 \times 10^5, -3.269 \times 10^3, -1.803 \times 10^3$

図 6.8: 極の軌跡その 2 (パラメータ  $K_p = 0 \rightarrow 0.01$ )

$(L_v = -9.549 \times 10^{-4}[H], L_x = 1.591 \times 10^{-3}[H])$



(a) 全体図 (重根となるのは  $k_d \cong 1.46 \times 10^{-3}$ )




(b) 原点付近の拡大図

極の値  
 $[K_p = 20.0, K_d = 0.0] : -6.409 \times 10^3 \pm j1.727 \times 10^4, -3.046 \times 10^3$   
 $[K_p = 20.0, K_d = 0.01] : -1.753 \times 10^5, -3.269 \times 10^3, -1.803 \times 10^3$

図 6.9: 極の軌跡その 2 (パラメータ  $K_d = 0 \rightarrow 0.01$ )

$(L_v = -9.549 \times 10^{-4}[H], L_x = 1.591 \times 10^{-3}[H])$







零点の値  
 $[K_p = 0, K_d = 0.01] : -7.450 \times 10^5, -3.154 \times 10^3, -4.887 \times 10^{-1}$   
 $[K_p = 20.0, K_d = 0.01] : -7.430 \times 10^5, -3.174 \times 10^3, -1.948 \times 10^3$

図 6.10: 零点の軌跡その 1 (パラメータ  $K_p = 0 \rightarrow 20$ )

$$(L_v = -1.591 \times 10^{-4}[\text{H}], L_x = 7.958 \times 10^{-4}[\text{H}])$$



(a) 全体図 (重根となるのは  $K_d \cong 8.5 \times 10^{-4}$ )




(b) 原点付近の拡大図

零点の値  
 $[K_p = 20.0, K_d = 0.0] : -6.369 \times 10^3 \pm j4.408 \times 10^4, -3.127 \times 10^3$   
 $[K_p = 20.0, K_d = 0.01] : -7.430 \times 10^5, -3.174 \times 10^3, -1.948 \times 10^3$

図 6.11: 零点の軌跡その 1 (パラメータ  $K_d = 0 \rightarrow 0.01$ )


$$(L_v = -1.591 \times 10^{-4}[\text{H}], L_x = 7.958 \times 10^{-4}[\text{H}])$$




零点の値  
 $[K_p = 0, K_d = 0.01] : -7.647 \times 10^4, -3.269 \times 10^3, -2.385$   
 $[K_p = 20.0, K_d = 0.01] : -7.477 \times 10^4, -3.402 \times 10^3, -1.565 \times 10^3$

図 6.12: 零点の軌跡その 2 (パラメータ  $K_p = 0 \rightarrow 20$ )

$(L_v = -9.549 \times 10^{-4}[\text{H}], L_x = 1.591 \times 10^{-3}[\text{H}])$



(a) 全体図 (重根となるのは  $K_d \cong 1.62 \times 10^{-3}$ )




(b) 原点付近の拡大図

零点の値  
 $[K_p = 20.0, K_d = 0.0] : -6.805 \times 10^3 \pm j9.626 \times 10^3, -2.864 \times 10^3$   
 $[K_p = 20.0, K_d = 0.01] : -7.477 \times 10^4, -3.402 \times 10^3, -1.565 \times 10^3$

図 6.13: 零点の軌跡その 2 (パラメータ  $K_d = 0 \rightarrow 0.01$ )

$(L_v = -9.549 \times 10^{-4}[\text{H}], L_x = 1.591 \times 10^{-3}[\text{H}])$




極の値

$[L_v = -10^{-5}H]$	$-1.572 \times 10^7$	$-3.143 \times 10^3$	$-1998^3$
$[L_v = -10^{-3}H]$	$-1.679 \times 10^5$	$-3.274 \times 10^3$	$-1.795 \times 10^3$


図 6.14: 極の軌跡その 3 (パラメータ  $L_v = -10^{-5} \rightarrow -10^{-3}$ )

$(K_p = 20, K_d = 0.01, L_x = 7.958 \times 10^{-4}[H])$



(a) 全体図

(複素解が重根となるのは  $L_v \cong -8.276 \times 10^{-4}$ , 1つの解が正になるのは  $L_v + L_x > 0$ )



(b) 原点付近の拡大図

零点の値

$[L_v = -10^{-5}H]$	$-1.437 \times 10^7$	$-3.143 \times 10^3$	$-1.997 \times 10^3$
$[L_v = -10^{-3}H]$	$-2.841 \times 10^3 \pm j9.578 \times 10^2$	$2.597 \times 10^4$	

図 6.15: 零点の軌跡その 3 (パラメータ  $L_v = -10^{-5} \rightarrow -10^{-3}$ )

$(K_p = 20, K_d = 0.01, L_x = 7.958 \times 10^{-4}[H])$

## 第7章

### アクティブパッシブリアクタンス回路の応用

本章ではアクティブパッシブリアクタンス回路がどのような用途に応用できるか示し、いくつかの応用例を示す。

アクティブパッシブリアクタンス回路は従来のリアクタンスの置き換えのみならずリアクタンスを制御する新しい用途が考えられる。特に負性インダクタンスはアクティブパッシブリアクタンス回路特有のものであり、過渡応答を含めてインダクタンスをキャンセルできる。これにより誘導電動機の漏れインダクタンスや電力線の線路インダクタンスなど、本来の機能からは不要なインダクタンスを、過渡応答も含めてキャンセルできる。本章では、一例として一機無限大母線系におけるインダクタンス変化を補償し、送電電力の急変による発電機の動揺を防止できることを示す。

#### 7.1 インダクタンス変化による発電機の動揺

図7.1のようにインダクタンス  $L$  で接続された2つの電圧源間で伝送される電力を考える。電流・電圧をフェーザで表現して、流れる電流  $I_t$  を求めると次式のようなになる。(  $I_t$  は  $i_t$  をフェーザ表記したものであり、  $V_a, V_b$  はそれぞれ  $E_1, E_2$  の振幅である。)

$$I_t = \frac{V_a - V_b e^{j\delta}}{j\omega L} \quad (7-1)$$

左から右へ伝送される複素電力  $P_t$  は次式で表される。ただし、  $\bar{E}_2$  は  $E_2$  の共役複素数である。

$$\begin{aligned} P_t &= I_t \bar{E}_2 = \frac{V_a - V_b e^{j\delta}}{j\omega L} V_b e^{-j\delta} \\ &= \frac{jV_a V_b e^{j\delta} - jV_b^2}{\omega L} \end{aligned} \quad (7-2)$$

従って、実際に伝送される電力  $p_t$  は次式のようなになる。




図 7.1: インダクタンスで結ばれた2電圧源




図 7.2: 2 回線送電線で接続された一機無限大母線系における 1 回線の開放

$$p_i = \operatorname{Re}[P_i] = \frac{V_a V_b \sin \delta}{\omega L} \quad (7-3)$$

このように、2 電圧源間で伝送される電力はその位相差のみによって決まることがわかる。

次に図 7.4 のように 2 回線の送電線で接続された一機無限大母線系を考える。この系においてなんらかの理由により、図 7.2 のように 1 回線が開放された場合を想定する。両回線のインピーダンスが同じだとすると、送電線の抵抗・インダクタンスは倍増することになる。送電される電力は送電線のインピーダンスに比例するから送電電力は急激に変化して、その結果発電機が脱調してしまうこともある。

### 7.1.1 インダクタンス補償による発電機の安定化

実際の電力系統では発電機の内部相角を測定して、そのエネルギーをキャパシタなどに吸収させることにより、発電機の動揺を防ぐ方法は既に報告されている<sup>[16]</sup>。これらの方法は、発電機の情報を必要したり、あるいは、線路インダクタンスの補償にキャパシタを用いているため、共振現象を考慮しなくてはならない、という問題がある。発電機の不安定現象はインダクタンスの増加が原因だからこれを補償してやれば良い、と観点から発電機の安定化を試みる。

#### シミュレーションの前提

一般的に図 7.2 に示すような 1 回線の開放は通常は事故時にしか起こらない。事故時には短絡電流など、通常時には考えられないような複雑な現象が発生する。本論文では、負性可変インダクタンスがある系の中に組み込まれたときに機能するかどうかを検証することが目的なので、以下に示すような前提条件の下でシミュレーションモデルを構築した。

- 何らかの理由により 2 回線送電線の内、1 回線が開放された。
- 1 回線開放以外の短絡・地絡等の現象は発生しない。
- 線路の開放は、図 7.3 に示すように開放すべき事由が発生した時点から最初に相電流が零になった時点で開放される。

本条件では短絡電流が流れる場合を考慮していない。一方、アクティブパッシブリアクタンス回路自身が全体で一定のインダクタンスを維持するように動作するため短絡電流を制限する限流作用が期待できる。従って、インバータ容量が十分にあれば短絡・地絡電流が流れる場合でも系が安定となるように制御できる。しかし、短絡電流を完全に補償するようなインバータ容

量は非現実的なものとなることが考えられる。容量不足の場合は短絡・地絡電流をバイパスするように制御しなければならない。この点については今後の課題である。




図 7.3: 前提条件における電力送電線の開放

#### インダクタンス補償法

本節では提案する補償の方法を説明する。まず、図 7.5 のように系統のインダクタンスを同定する。補償装置 (VAPAR) から負のインダクタンス  $L_v$  を発生させ、送電線と VAPAR の合成インダクタンスが一定となるように、次式に従って制御する。

$$L_v = L_d - L_{id} \quad (7-4)$$

ここで、 $L_d$ : 希望する送電線系  
インダクタンス。

$L_{id}$ : 同定した送電線  
インダクタンス。




図 7.4: 2 回線送電線における 1 回線開放時の補償法概念図




図 7.5: アクティブパッシブリアクタンス回路による線路インダクタンスの補償




図 7.6: インダクタンス同定のための送電線モデル

## 7.1.2 パラメータ同定法

パラメータ同定法としては忘却係数付最小二乗法を用いた<sup>[17]</sup>。

送電線のモデルとして、図 7.6 のような R-L 直列回路を考える。問題は、両端の電圧・電流から R, L を同定することである。この回路の回路方程式は次式のようになる。

$$v(t) = L \frac{di(t)}{dt} + Ri(t) \quad (7-5)$$

状態方程式にすると次式を得る。

$$\frac{di(t)}{dt} = -\frac{R}{L}i(t) + \frac{1}{L}v(t) \quad (7-6)$$

これをサンプリング期間の入力が 0 次ホールドだと仮定して、サンプリング時間 T で離散化すると次式になる。

$$i[(k+1)T] = e^{-\frac{R}{L}T}i[kT] + \frac{1}{R}(1 - e^{-\frac{R}{L}T})v[kT] \quad (7-7)$$

ここで、

$$i[kT] = a_1 i[(k-1)T] + a_2 v[(k-1)T] \quad (7-8)$$

$$\begin{aligned} \text{ただし、} \quad a_1 &= e^{-\frac{R}{L}T} \\ a_2 &= \frac{1}{R}(1 - e^{-\frac{R}{L}T}) \end{aligned}$$

と置く。さらに、N 回観測したあとの各観測点のデータを行列形式にまとめると次式のようになる。

$$\begin{bmatrix} i(1) \\ i(2) \\ \vdots \\ i(N) \end{bmatrix} = \begin{bmatrix} i(0) & v(0) \\ i(1) & v(1) \\ \vdots & \vdots \\ i(N-1) & v(N-1) \end{bmatrix} \begin{bmatrix} a_1 \\ a_2 \end{bmatrix} + \begin{bmatrix} -e(1) \\ -e(2) \\ \vdots \\ -e(N) \end{bmatrix} \quad (7-9)$$

ここで、

$$\mathbf{y} = [i(1) \ i(2) \ \cdots \ i(N)]^T$$

$$\begin{aligned} \Omega &= \begin{bmatrix} i(0) & v(0) \\ i(1) & v(1) \\ \vdots & \vdots \\ i(N-1) & v(N-1) \end{bmatrix} \\ \mathbf{a} &= [a_1 \ a_2]^T \\ \mathbf{e} &= [e(1) \ e(2) \ \cdots \ e(N)]^T \\ &\quad e(1), e(2), \dots, e(N) \text{ は雑音} \end{aligned}$$

と置くと (7-9) 式は次のように書くことができる。

$$\mathbf{y} = \Omega \mathbf{a} + \mathbf{e} \quad (7-10)$$

ここで、ノイズ e が無いものとする、 $\mathbf{y}$  と  $\Omega$  を観測して  $\mathbf{a}$  を求めればよいことになる。推定された値を  $\hat{\mathbf{a}}$  とすると上式の方程式二乗誤差 J は次式で与えられる。

$$J = [\mathbf{y} - \Omega \hat{\mathbf{a}}]^T [\mathbf{y} - \Omega \hat{\mathbf{a}}] \quad (7-11)$$

この誤差を  $\hat{\mathbf{a}}$  の関数とみなして、その最小値は  $\frac{\partial J}{\partial \hat{\mathbf{a}}} = 0$  となる  $\hat{\mathbf{a}}$  で求められる。この条件は次式で与えられる。

$$\hat{\mathbf{a}} = [\Omega^T \Omega]^{-1} \Omega^T \mathbf{y} \quad (7-12)$$

観測雑音 e が  $\Omega$  と独立で、その時間平均がゼロならば  $\hat{\mathbf{a}}$  は真値  $\mathbf{a}$  と一致する。

ここで、これをオンライン演算できるように変形して、さらにパラメータ変動に対応できるように忘却係数を導入する。行列  $\Omega$  の各行をベクトル  $\mathbf{z}_k$  で表す。つまり、

$$\Omega = [\mathbf{z}_1^T \ \mathbf{z}_2^T \ \cdots \ \mathbf{z}_N^T]^T \quad (7-13)$$

$$\mathbf{z}_k = [i(k-1) \ v(k-1)]^T \quad (7-14)$$

ここで、パラメータ変化に対応するために次のベクトル  $\lambda$  を導入する。ただし、 $\lambda$  は忘却係数 ( $0 < \lambda < 1$ ) である。

$$\lambda = [\lambda^{(N-1)/2} \ \lambda^{(N-2)/2} \ \cdots \ \lambda^{1/2} \ 1] \quad (7-15)$$

すると、方程式二乗誤差 J は次式で与えられる。

$$J = [\lambda(\mathbf{y} - \Omega \hat{\mathbf{a}})]^T [\lambda(\mathbf{y} - \Omega \hat{\mathbf{a}})] \quad (7-16)$$

この式の意味は、k 個前のデータは  $\lambda^k$  の重みしか与えられないということである。

この式から同定式を求めると次式のようになる。

$$\hat{\mathbf{a}} = [\lambda \Omega^T \Omega]^{-1} \lambda \Omega^T \mathbf{y} \quad (7-17)$$

ここで、次の行列  $P_N$  とベクトル  $\mathbf{b}_N$  を導入する。

$$\begin{aligned} P_N &= [\lambda \Omega^T \Omega]^{-1} \\ \mathbf{b}_N &= \Omega^T \lambda \mathbf{y} \end{aligned}$$

計算の後次の式を得ることができる。

$$P_N = \frac{1}{\lambda} \{ P_{N-1} - P_{N-1} z_N * \\ * (\lambda + z_N^T P_{N-1} z_N)^{-1} z_N^T P_{N-1} \} \quad (7-18)$$

$$\hat{a}_N = \hat{a}_{N-1} - P_N z_N (z_N^T \hat{a}_{N-1} - y_N) \quad (7-19)$$

上式よりパラメータベクトル  $\hat{a}_N$  を逐次計算することができる。

### 7.1.3 シミュレーション

前節までに示したアクティブパッシブリアクタンス回路による線路インダクタンス補償をシミュレーションにより確認した。

発電機のダイナミクスは次式で表現する。

$$\frac{M}{\omega_n} \frac{d^2 \delta}{dt^2} + \frac{D}{\omega_n} \frac{d\delta}{dt} = P_m - P_e \quad (7-20)$$

ここで  $M$  : イナーシャ  
 $\omega_n$  : 定格角周波数  
 $\delta$  : 内部相差角 (発電機内部の電気角と無限大母線電圧の位相差)  
 $D$  : ダンピング係数  
 $P_m$  : 機械入力  
 $P_e$  : 電気出力

発電機の同期インダクタンス  $L_{xd}$  は一定であると仮定し、また、事故発生時には各相の電流がゼロとなる時点で相毎にインダクタンスの変化がおこるものとした。図 7.7~7.12 にシミュレーションの結果を示す。パラメータは表 7.1 のものを用いており、表中の記号は図 6.5、7.5 に示すとおりである。ただし、インバータの直流電圧  $E_{inv}$  はパラメータによって違うので図中に記した。

このシミュレーションには第 6 章に示した出力フィルターを挿入してあるが、そのゲインは想定される仮想インダクタンスに対して十分に安定となるように決定した。図中の各記号は図 7.5 に示したとおりであるが、3 相の電流・電圧については図では u 相のものを掲載している。

図より、1 回線故障 (= 線路インダクタンスが 2 倍となる) の後、無補償の場合は発電機が動揺または脱調しているにもかかわらず、補償時は合成インダクタンスを一定となるように補償しているため発電機がほとんど乱調することなく送電が続いている。図 7.11 は図 7.10 のインダクタンス変化時の拡大図である。図中  $v_{tuv}$  は uv 相間の線間電圧、 $v_{gpu}, v_{tpu}$  はそれぞれ発電機の仮想中性点から見た発電機出力端およびアクティブパッシブリアクタンス回路と線路接続点の u 相電圧である。これらの電圧から、特に有害な過渡電圧の発生は見られないことがわかる。また、 $i_{Lfu}$  はフィルタ前の電流、 $v_c$  はフィルタキャパシタの電圧、 $i_{refu}, v_{refu}$  は制御回路の基準電流とインバータへ与える指令電圧である。

表 7.1: シミュレーションに用いた電力系統のパラメータ

無限大母線	$ E_2 :1.1[\text{pu}]$ (1 相あたり), 周波数 50 [Hz]
送電線	$L_l=0.5[\text{pu}], R_l=0.03[\text{pu}]$ (1 相, 1 回線あたり)
発電機 $G_1$	$ E_1 =1.0[\text{pu}], L_{xd}=1.5[\text{pu}]$ (1 相あたり) $M=2.0[\text{pu}], D=5.0[\text{pu}]$
補償後の指令インダクタンス	$L_d=0.2[\text{pu}]$ (1 相あたり)
VAPAR のインバータ関係	スイッチング周波数 $f_{sw}=10$ [kHz] 制御ゲイン $K_p=20, K_d=0.01$ $L_f=L_o=0.02[\text{pu}], R_f=R_o=0.01[\text{pu}]$ $C_f=10[\text{pu}], R_{cf}=1.0[\text{pu}]$
最小二乗法の忘却係数	$\lambda=0.99$



また、図 7.12 は 1 回線運用時からもう 1 回線を閉じて線路インダクタンスが半分になった場合のシミュレーション結果であるが、この場合でも送電の乱調はほとんど見られない。

なお、図中用いた記号は次ページの表のとおりである。

表 7.2: 図 7.7~7.12 で用いた記号

$v_{1u}$	発電機の u 相背後電圧
$v_{2u}$	無限大母線の u 相電圧
$v_{lu}$	u 相電力線路の両端の電圧
$v_{tuv}$	アクティブパッシブリアクタンス回路と電力線路が接続されている点の uv 相間電圧
$v_{ggu}$	発電機の中性点から見た発電機出力端の電圧
$v_{tgu}$	発電機の中性点から見たアクティブパッシブリアクタンス回路と電力線路が接続されている点の u 相電圧
$i_u$	u 相線路電流
$i_{ifu}$	アクティブパッシブリアクタンス回路の出力フィルタを通す前の u 相電流
$i_{refu}$	アクティブパッシブリアクタンス回路の u 相基準電流
$v_{refu}$	アクティブパッシブリアクタンス回路の u 相指令電圧
$v_{cu}$	アクティブパッシブリアクタンス回路の u 相の出力フィルタキャパシタ電圧
$v_{tu}$	アクティブパッシブリアクタンス回路の u 相出力電圧
$\delta$	無限大母線から見た発電機背後電圧の相差角
$\omega$	$d\delta/dt$
$P_m$	発電機の機械的入力
$P_e$	発電機の電氣的出力
$L_{lu}$	u 相電力線路の合成インダクタンス
$L_{idu}$	同定された線路インダクタンス
$L_{vu}$	アクティブパッシブリアクタンス回路の発生インダクタンス指令値




図 7.7: 一機無限大母線系の線路インダクタンス増加時の応答 ( $P_m=1.0$ [pu])




図 7.8: 提案する方法で補償を行った場合の線路インダクタンス増加時の応答 ( $P_m=1.0$ [pu],  $E_{inv}=0.2$ )




図 7.9: 一機無限大母線系の線路インダクタンス増加時の応答 ( $P_m=1.8[\text{pu}]$ )




図 7.10: 提案する方法で補償を行った場合の線路インダクタンス増加時の応答 ( $P_m=1.8[\text{pu}]$ ,  $E_{inv}=0.4[\text{pu}]$ )




図 7.11: 図 7.10の事故発生時の拡大図




図 7.12: 提案する方法で補償を行った場合の線路インダクタンス減少時の応答 ( $P_m=1.8$ [pu],  $E_{inv}=0.4$ )

## 7.2 まとめ

本章ではアクティブパッシブリアクタンス回路の応用について述べた。特に、負性インダクタンスはアクティブパッシブリアクタンス回路独特の応用であり、これを用いれば過渡応答も含めてインダクタンスをキャンセルできる可能性を示した。

インダクタンスキャンセルの応用例として、誘導電動機の漏れインダクタンス、電力線の線路インダクタンスなどが考えられる。本章では一機無限大母線系においてインダクタンス変化が起こったときの発電機動揺を防止するシミュレーションを通して負性インダクタンスがインダクタンス成分をキャンセルできることを示した。

提案した方法は、送電線の事故時に送電線インダクタンスを見かけ上一定にするものであり、送電線の先にはどのような発電機・負荷が接続されていても安定化できる。また、複数の送電線が接続されていても同様な方法で安定化できるので、実際の系統に応用することができれば複雑な系統においても簡単な制御で系統の安定化ができる可能性がある。

## 参考文献

- [1] 電気学会半導体電力変換方式調査専門委員会編: '半導体電力変換回路', pp148-154, 214-235, 電気学会
- [2] 赤木・金澤・藤田・難波江: '瞬時無効電力の一般化理論とその応用', 電学論B, Vol.103, p483-490, 昭和58年7月
- [3] 川崎・大西・沖津・鈴木: 'PWM 電流制御型電力用任意負荷試験装置', 電気学会研究会, SPC-81-2
- [4] S.Singer: 'Realization of Loss-Free Resistive Elements', IEEE Tran. on CAS, Vol.37, No.1, Jan. 1990
- [5] 矢野: 'パワーエレクトロニクスによる無効電力と高調波電流の制御', 電気学会研究会, SPC-92-6
- [6] 彭・赤木・難波江: '新しい原理に基づく高調波抑制装置-直列形アクティブフィルタとLCフィルタの併用システム', 電学論D, Vol.109, No.12, pp897-904, 平成元年
- [7] 船渡・河村: '微小インダクタを用いた可変インダクタンス回路の提案', 平成4年電気学会全国大会, 574
- [8] 船渡・河村: '微小インダクタを用いた可変リアクタンス回路の提案', 電気学会半導体電力変換研究会, SPC-92-15
- [9] 船渡・河村: '電力用アクティブパッシブ回路', 電学論D, Vol113-D No.5, pp.601-610, 平成5年5月
- [10] H.Funato and A.Kawamura: "Analysis of Variable Active-Passive Reactance", PCC-Yokohama, pp.647-652, Apr. 1993
- [11] 嶋田: 'パワーエレクトロニクスによる新送電システム', 電学誌, 112巻1号, pp.35-42, 平成4年1月
- [12] 赤木・阿藤・難波江・阿部・黒田・長谷川: '多重電圧形PWM変換器を用いた高調波抑制用アクティブフィルタ', 電学論B, Vol.105, pp.573-580, 昭和60年7月
- [13] 船渡・河村: '直流電源不要の電力用アクティブパッシブリアクタンス回路', 電学論D, vol.114-D, No.11, pp1100-1108

- [14] D.M.Divan, "Nondissipative Switched Networks for High-power Applications" *Electronics Letters*, Vol.20, No.7, pp277-279, Mar. 1984.
- [15] 船渡・河村:「アクティブパッシブ回路を用いた負性インダクタンスと直流電圧制御」, 半導体電力変換研究会, *SPC-93-83*, 平成5年10月
- [16] 例えば、貝塚・谷口:「直列コンデンサおよび移相器を用いた過渡安定度の向上」, 電学論 *B*, Vol96 No.3, pp131-138, 昭和51年3月
- [17] 相良・秋月・中溝・片山:「システム同定」, pp75-120, 計測自動制御学会
- [18] Y.Hori, "Robust and Adaptive Control of a Servomotor using Low Precision Shaft Encoder" *IEEE IECON'93*, pp73-78, Nov. 1993.
- [19] 船渡・河村:「アクティブパッシブリアクタンス回路による負性インダクタンス—キャパシタンスとの比較—」, 電気学会全国大会, 635, 平成6年3月
- [20] 羽鳥:「基礎電気回路(2)」, コロナ社
- [21] 平井・池田:「非線形制御システムの解析」, オーム社
- [22] 関根:「電力系統工学」, 電気書院
- [23] 新田目:「電力系統技術計算の応用」, 電気書院
- [24] 宮入:「大学講義 電気機械エネルギー変換工学」, 丸善
- [25] 関根:「電力系統過渡解析論」, オーム社

## 謝辞

本論文をまとめるにあたり、博士課程進学チャンスを与え、在学中は研究の指導をはじめ公私共に大変お世話になった論文指導教官である河村篤男助教授にお礼と共に最大級の感謝を送らせていただきます。

また、一度社会に出てから退職し、大学院博士課程に進学することに対して理解を示し経済的な援助を与えてくれた両親には本論文の完成をもってお礼とさせていただきます。

博士課程前期を指導していただき、パワーエレクトロニクスの基礎を教えて下さった池田吉亮教授(現名誉教授)に感謝いたします。

博士課程進学および在学中に数々の助言をしていただいた菅原昌敬教授、鳳紘一郎教授(現東京大学教授)、羽路伸夫助教授、逸見次郎助手(現熊本工業大学助教授)に感謝いたします。

本学博士課程の先輩としていろいろとアドバイスいただいた吉川信行助教授、安田陽氏(現関西大学助手)に感謝いたします。

河村研究室の皆さんには良き研究仲間として在学中のいろいろとお世話になりました。特に、横山智紀氏(現東芝)、D1の星伸一君、M1の塚田剛文君には大変手間のかかるワークステーションの管理をしていただき、研究環境を整えてくれました。また、技官の神頭利史さんには研究設備などの管理をしていただきました。感謝いたします。

本論文を完成するにあたってお世話になりました大学関係、学会関係、参考論文の著者の方その他の方に感謝いたします。

最後に、精神的な支えとなってくれた私の婚約者田淵千穂さんに感謝いたします。

## 発表論文

### 論文

- 逸見・船渡・池田, 「PWM インバータの短絡電流抑制と損失評価」, 電気学会論文誌 D 部門, Vol.111 No.9, pp741-p750, 平成 3 年 9 月
- 船渡・河村, 「電力用アクティブパッシブ回路」, 電気学会論文誌 D 部門, Vol.113 No.5, pp601-610, 平成 5 年 5 月
- 船渡・河村, 「直流電源不要の電力用アクティブパッシブリアクタンス回路」, 電気学会論文誌 D 部門, Vol.114 No.11, pp1100-1107, 平成 6 年 11 月

### 国際会議発表 (査読審査有り)

- Y.IKEDA, J.ITSUMI and H.FUNATO, "THE POWER LOSS OF THE PWM VOLTAGE-FED INVERTER", *IEEE Power Electronics Specialists Conference (PESC 88)*, II C-5 pp277-283, Apr. 1988, in Kyoto
- H.Funato and A.Kawamura, "Proposal of Variable Active-Passive Reactance", *1992 IEEE IECON '92*, PE-10 vol.1 pp381-388, Nov. 1992, in San Diego, U.S.A.
- H.Funato and A.Kawamura, "Analysis of Variable Active-Passive Reactance", *PCC-Yokohama* pp 647-652, Apr. 1993, in Yokohama
- H.Funato and A.Kawamura, "Control of Variable Active-Passive Reactance (VAPAR) and Negative Inductance" *IEEE Power Electronics Specialists Conference (PESC 94)*, pp189-196, June 1994, in Taipei, Taiwan R.O.C.
- H.Funato and A.Kawamura, " Power Transmission System Stabilization using Adjustable Negative Inductance Produced by Variable Active-Passive Reactance (VAPAR)", *IEEE IPEC-Yokohama*, Apr 1995, in Yokohama  
—査読終了、採用決定

### 学会口頭発表

- 船渡・河村, 「微小インダクタを用いた可変インダクタンス回路の提案」, 平成 4 年電気学会全国大会, 574, 平成 4 年 3 月

- 船渡・河村, 「微小インダクタを用いた可変リアクタンス回路の提案」, 電気学会半導体電力変換研究会, SPC-92-15, 平成4年5月
- 船渡・河村, 「微小リアクタンス素子を用いた可変リアクタンス回路の研究」, 電気学会産業応用部門全国大会, 83, 平成4年8月
- 船渡・河村, 「アクティブパッシブ回路を用いた負性インダクタンスと直流電圧制御」, 電気学会半導体電力変換研究会, SPC-93-83, 平成5年10月
- 船渡・河村, 「アクティブパッシブリアクタンス回路による負性インダクタンス—キャパシタンスとの比較—」, 平成6年電気学会全国大会, 635, 平成6年3月
- 船渡・河村, 「電力用アクティブパッシブ回路による負性インダクタンスの応用」, 電気学会半導体電力変換研究会, SPC-94-97, 平成6年10月

## 付録 A 章

### RL 直列負荷におけるスイッチング周波数の近似式

ヒステリシス制御・インダクタンス動作におけるスイッチング周波数の近似式は以下のよう求められる。仮定として

- 外部電圧源は正弦波である。
- 定常状態である。
- 回路は理想的な動作をしており、端子電圧・基準電流にはリプルが無い。
- スwitchingの周期は回路の時定数に比べて十分に小さく、スイッチング1周期中では基準電流・端子電流とも直線的に変化すると見なせる。(図 A.1)

を考える。図 2.2(a) の構成において、 $v_\ell$  が次式で表されるとする。

$$v_\ell = V_\ell \sin \omega t$$

スイッチング周波数の最低値は、

$$f_{smin} = A \left[ 1 - \left( \frac{V_\ell}{V_{inv}} \right)^2 \left\{ K + \frac{R_{al} i_h}{V_\ell} \right\}^2 \right]$$

と求められる。但し、

$V_{inv}$  : インバータの直流電圧

$$R_{al} = R_a + R_\ell$$

$$L_{al} = L_a + L_\ell$$

$$Z = \sqrt{R_{al}^2 + L_{al}^2}$$

$$Z_e = \sqrt{R_\ell^2 + (L + L_{al})^2}$$

$$\alpha = \arctan \frac{\omega L_{al}}{R_{al}}$$

$$\varphi = \arctan \frac{\omega(L + L_\ell)}{R_\ell}$$

$$A = \frac{V_c}{4L_{al}i_h}$$






図 A.1: スwitching 1 周期の波形

$$K = \sqrt{1 + \left(\frac{Z}{Z_c}\right)^2 - 2\frac{Z}{Z_c} \cos(\alpha - \varphi)}$$

## 付録 B 章

### $\dot{V}(\mathbf{x})$ の導出

$V(\mathbf{x})$  を時間微分すると次式のようなになる。

$$\dot{V}(\mathbf{x}) = 2i_t \dot{i}_t + 2v_{err} \dot{v}_{err}$$

ここで、上式を整理すると次式のような形となる。

$$\dot{V}(\mathbf{x}) = i_t^2 (A_2 v_{err}^2 + A_1 v_{err} + A_0) / (v_{err} + V_{cs}) \quad (\text{B-1})$$

ただし、 $A_0 \sim A_2$  は定数

この式の符号が判ればいいのだが、常に  $i_t^2 \geq 0$  なので () 内についてのみ考える。 $v_{err} + V_{cs} = v_c$  であるが、 $v_c$  はインバータの直流電源なので  $v_c > 0$  でなければならない。 $v_c > 0$  の範囲で考えると、() 内は  $v_{err}$  の二次関数となって係数により符号判別を行うことができ本文のような結果を得ることができる。

## 付録 C 章

## (4-20) 式の導出

キャパシタ電圧の定常誤差はある程度許容されるもののあまり大きくはできないから、(4-12) 式より  $V_{cref} \gg \frac{R_{loss}}{K_c}$  が成立するように  $K_c$  を決める。

ここで、(4-18) 式に  $v_{max}$  (= (4-17) 式の  $\sqrt{\quad}$ 内) を代入して変形すると、

$$\begin{aligned} \Delta R_{max} &= K_c \left\{ V_{cref} \right. \\ &\quad \left. - \sqrt{\frac{L - L_a}{C} \left( \frac{V_x}{Z_f} \right)^2 + \left( V_{cref} - \frac{R_{loss}}{K_c} \right)} \right\} \\ &= K_c \left\{ \left( V_{cref} - \frac{R_{loss}}{K_c} \right) \right. \\ &\quad \left. - \sqrt{\frac{L - L_a}{C} \left( \frac{V_x}{Z_f} \right)^2 + \left( V_{cref} - \frac{R_{loss}}{K_c} \right)} \right\} \end{aligned}$$

(C-1)

## 付録 D 章

### 実験システム

実験システムは第3章では図D.1のようなブロックダイアグラムで示されるようなものを用いた。各回路は図D.3～D.5に示す。第4章と第5章では、キャパシタ電圧制御のためにキャパシタ電圧測定部分・等価抵抗制御回路・負性インダクタンス制御のための切り替えなどを施して制御回路部分を新たに作った。インバータの主回路とゲート駆動回路は基礎実験と同じものを用いた。その実験システムのブロックダイアグラムをD.6に示す。回路図は図D.7～D.11のとおりである。




図 D.1: 基礎実験回路のブロックダイアグラム




図 D.2: ゲートドライブ回路のブロックダイアグラム




図 D.3: 基礎実験の主回路





図 D.4: 基礎実験の制御回路



共通部

図 D.5: インバータのゲート駆動回路

個別駆動部





図 D.6: 等価抵抗制御・負性インダクタンス実験回路のブロックダイアグラム




図 D.7: 等価抵抗制御・負性インダクタンス実験の主回路




図 D.8: 等価抵抗制御・負性インダクタンス実験の制御回路 (その1)




図 D.9: 等価抵抗制御・負性インダクタンス実験の制御回路 (その2)





図 D.10: 等価抵抗制御・負性インダクタンス実験の制御回路 (乗算回路)



## 電流センサーヘッドアンプ



## 電流センサーから

4V/7.5A

図 D.11: 等価抵抗制御・負性インダクタンス実験の制御回路 (電流センサーヘッドアンプ)

## 付録 E 章

## シミュレーション

本研究において示したシミュレーションはシステムの微分方程式を4次のルンゲークッタ法で解くことによって行った。

プログラムは主としてワークステーション上のC言語(gcc)で開発し、実行した。シミュレーションプログラムを次ページより示すが、プログラムはパラメータをパラメータファイルから読み込み、結果を結果ファイルへ書き込んでいる。シミュレーション結果の表示はX-Windows上のオリジナルシミュレーション結果表示ソフトウェア“funasim”により行った。

各プログラムの概要は次のとおりである。

svaparr.h	第3章、第4章、第5章で用いたシミュレーションプログラム。
svaparr.c	ただし、負性インダクタンスを実現する場合、等価抵抗制御を用いない場合、仮想キャパシタを実現する場合などでは多少プログラムを変更する。
runge.h	svaparr.c で用いるルンゲークッタールーチン。線形微分方程式を状態方程式形式で解くための汎用ルンゲークッタールーチンである。
runge.c	
pidprop.c	第7章で用いた一機無限大母線系における発電機安定化シミュレーションプログラム。
funamat.h	pidprop.c で用いる汎用行列計算プログラム。
funamat.c	
funalib.h	コメントを付けることができる汎用入力ルーチンなど、
funalib.c	svaparr.c, pidprop.c 両プログラムで用いた汎用ライブラリ。

```

Feb 24 1995 16:25      swaparr.h      Page 1
.....
/*
可変インテグレーションシミュレーションC版
UNIX高効率シミュレーション結果表示プログラム用
周波数解析用データ出力
1992.4.25~1992.5.29~1992.7.13
全版改訂
1993.2.8~1993.2.9
header file
By H.Funato @ Kawamura lab.
.....
#include <runge.h>
#include <string.h>
#include <math.h>
/* define constants */
#define it x[0]
#define vci x[1]
#define vci2 x[2]
#define vci3 x[3]
#define vci4 x[4]
#define vci5 x[5]
#define vci6 x[6]
#define vci7 x[7]
#define vci8 x[8]
#define vci9 x[9]
#define vci10 x[10]
#define vci11 x[11]
#define vci12 x[12]
#define vci13 x[13]
#define vci14 x[14]
#define vci15 x[15]
#define vci16 x[16]
#define vci17 x[17]
#define vci18 x[18]
#define vci19 x[19]
#define vci20 x[20]
#define vci21 x[21]
#define vci22 x[22]
#define vci23 x[23]
#define vci24 x[24]
#define vci25 x[25]
#define vci26 x[26]
#define vci27 x[27]
#define vci28 x[28]
#define vci29 x[29]
#define vci30 x[30]
#define vci31 x[31]
#define vci32 x[32]
#define vci33 x[33]
#define vci34 x[34]
#define vci35 x[35]
#define vci36 x[36]
#define vci37 x[37]
#define vci38 x[38]
#define vci39 x[39]
#define vci40 x[40]
#define vci41 x[41]
#define vci42 x[42]
#define vci43 x[43]
#define vci44 x[44]
#define vci45 x[45]
#define vci46 x[46]
#define vci47 x[47]
#define vci48 x[48]
#define vci49 x[49]
#define vci50 x[50]
#define vci51 x[51]
#define vci52 x[52]
#define vci53 x[53]
#define vci54 x[54]
#define vci55 x[55]
#define vci56 x[56]
#define vci57 x[57]
#define vci58 x[58]
#define vci59 x[59]
#define vci60 x[60]
#define vci61 x[61]
#define vci62 x[62]
#define vci63 x[63]
#define vci64 x[64]
#define vci65 x[65]
#define vci66 x[66]
#define vci67 x[67]
#define vci68 x[68]
#define vci69 x[69]
#define vci70 x[70]
#define vci71 x[71]
#define vci72 x[72]
#define vci73 x[73]
#define vci74 x[74]
#define vci75 x[75]
#define vci76 x[76]
#define vci77 x[77]
#define vci78 x[78]
#define vci79 x[79]
#define vci80 x[80]
#define vci81 x[81]
#define vci82 x[82]
#define vci83 x[83]
#define vci84 x[84]
#define vci85 x[85]
#define vci86 x[86]
#define vci87 x[87]
#define vci88 x[88]
#define vci89 x[89]
#define vci90 x[90]
#define vci91 x[91]
#define vci92 x[92]
#define vci93 x[93]
#define vci94 x[94]
#define vci95 x[95]
#define vci96 x[96]
#define vci97 x[97]
#define vci98 x[98]
#define vci99 x[99]
.....
*/
.....

```

swaparr.h

```

Feb 24 1995 14:06      swaparr.c      Page 1
.....
.....
UNIX高効率シミュレーション結果表示プログラム用
周波数解析用データ出力
Ver.1
1992.4.25~1992.5.29~1992.7.13
全面改訂版 汎用runge-kutta routine 使用version
Ver.2 0 R-L 同様
1993.2.8~1993.2.9
周波数出力改訂
1993.2.20
帯域低減制御によるキャパシタ電圧制御
Ver.3
改訂 1993.2.22
帯域低減制御→積分制御
負荷にインテグレーションを追加
Ver. 3.10
改訂 1993.8.9-1993.9.23
コメント削除インプット文による入力
Ver. 3.20
改訂 1993.12.16
By H.Funato @ Kawamura lab.
.....
#include "swaparr.h"
main (int argc, char **argv)
{
/* define variables */
static eq ateq[2];
double x[41], y[41], z[41], w[41];
double b[2][41][3];
double (*q[11])[0];
double rx, lx;
double laze;
double ci, rc;
double vt, vide;
double tmax, th;
double t0, t1;
double re, r0, k1;
double remax, rmin;
double vci, vref;
double vci2;
double vci3;
double vci4;
double vci5;
double vci6;
double vci7;
double vci8;
double vci9;
double vci10;
double vci11;
double vci12;
double vci13;
double vci14;
double vci15;
double vci16;
double vci17;
double vci18;
double vci19;
double vci20;
double vci21;
double vci22;
double vci23;
double vci24;
double vci25;
double vci26;
double vci27;
double vci28;
double vci29;
double vci30;
double vci31;
double vci32;
double vci33;
double vci34;
double vci35;
double vci36;
double vci37;
double vci38;
double vci39;
double vci40;
double vci41;
double vci42;
double vci43;
double vci44;
double vci45;
double vci46;
double vci47;
double vci48;
double vci49;
double vci50;
double vci51;
double vci52;
double vci53;
double vci54;
double vci55;
double vci56;
double vci57;
double vci58;
double vci59;
double vci60;
double vci61;
double vci62;
double vci63;
double vci64;
double vci65;
double vci66;
double vci67;
double vci68;
double vci69;
double vci70;
double vci71;
double vci72;
double vci73;
double vci74;
double vci75;
double vci76;
double vci77;
double vci78;
double vci79;
double vci80;
double vci81;
double vci82;
double vci83;
double vci84;
double vci85;
double vci86;
double vci87;
double vci88;
double vci89;
double vci90;
double vci91;
double vci92;
double vci93;
double vci94;
double vci95;
double vci96;
double vci97;
double vci98;
double vci99;
.....
}
.....

```

swaparr.c

```

Feb 24 1995 14:06      swaparr.c      Page 2
.....
char datfn[12], vcdtn[12], ffrfn[12], tfrfn[12], tfrfn[12];
/* データファイルネーム、出力ファイルネーム、fftファイル、周波数ファイル
FILE *datfp, *vrdtp, *fftfp, *tfrfp;
int dmax; /* データ柱さし最大個数 */
double iodef=0;
double swfreq=0, tfreq[3]; /* 周波数計算用ワーク */
int odm, ekispd, det=0; /* 出力データの数、スキップ数、データカウンタ */
int tql=0, /* 周波数ファイルフラグ */
tql=0;
int i, j, k; /* カウンタワーク */
char line[MAXLINE]; /* カウンタワーク */
double *vci, *vref; /* 入力用ラインバッファ */
char bgr;
true=(1==1); false=(1==0);
/* パラメータの読み込み */
printf(atderr, "\nthis is the simulation of VAPAR.\n");
printf(atderr, "Version 3.20. Released on 1993.12.16.\n");
printf(atderr, "By H.Funato (c)\n\n");
if (argc==1)
{
printf(atderr, "Usage: vrr 'data file name'\n\n");
exit(1);
}
strcpy(datfn, argv[1]);
strcpy(vcdtn, argv[2]);
strcpy(fftfn, argv[3]);
strcpy(tfrfn, argv[4]);
if((datfp=fopen(datfn, "r"))==NULL)
{
printf(atderr, "I can't open file %s.\n\n", datfn);
exit(1);
}
if(argc>3 && strcmp(argv[2], "bgr")==0)
bgr=false;
else
bgr=true;
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &dmax);
cr_sinput(vrdtp, line, MAXLINE);
scanf(line, "%d", &vmax);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &fmax);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &tmax);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vref);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci2);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci3);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci4);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci5);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci6);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci7);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci8);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci9);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci10);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci11);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci12);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci13);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci14);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci15);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci16);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci17);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci18);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci19);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci20);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci21);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci22);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci23);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci24);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci25);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci26);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci27);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci28);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci29);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci30);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci31);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci32);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci33);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci34);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci35);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci36);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci37);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci38);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci39);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci40);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci41);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci42);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci43);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci44);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci45);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci46);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci47);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci48);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci49);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci50);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci51);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci52);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci53);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci54);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci55);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci56);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci57);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci58);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci59);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci60);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci61);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci62);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci63);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci64);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci65);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci66);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci67);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci68);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci69);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci70);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci71);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci72);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci73);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci74);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci75);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci76);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci77);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci78);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci79);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci80);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci81);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci82);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci83);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci84);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci85);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci86);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci87);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci88);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci89);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci90);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci91);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci92);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci93);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci94);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci95);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci96);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci97);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci98);
cr_sinput(datfp, line, MAXLINE);
scanf(line, "%d", &vci99);
.....
}
.....

```





```

.....
Runge Kutta 法による状態方程式1 ステップの解法
.....
runge ( struct state_eq *steq, double t, double h)
{
    state equation 本体
    time
    time step

    struct state_equation
    {
        int n;      number of states
        int m;      number of input
        double *x;  array of pointer of states
        double (*u)[10]; array of pointer of input functions
        double *a[]; coefficient of states
        double *b[]; coefficient of inputs
    } state_eq;
    .....
    #include "runge.h"
    int runge(state_eq *steq, double t, double h)
    {
        double k[4][10*MAX]; /* Runge Kutta work variable */
        double tw,wr; /* work variable */
        int i,j,n,m;
        if(steq->n > O_MAX)
            return (1);
        #ifdef ROMBOS
            printf("Romberg method\n",steq->n,steq->m);
            printf("a[]\n");
            for(i=0; i<steq->n; i++)
                for(j=0; j<steq->m; j++)
                    printf("%e ",steq->a[i*steq->n + j]);
            printf("\n");
        #endif
        printf("b[]\n");
        for(i=0; i<steq->n; i++)
            for(j=0; j<steq->m; j++)
                printf("%e ",steq->b[i*steq->m + j]);
            printf("\n");
        printf("x[]\n");
        #ifdef ROMBOS
        #endif
        for(i=0; i<4; i++)
    }
}
runge.c

```

```

for(j=0; j<steq->n; j++)
{
    switch (i) /* x ワーク sw と 時間 t のワーク tw の計算 */
    {
        case 0: /* k1 = h f(t,x) */
            xw=0;
            tw=0;
            break;
        case 1: /* k2 = h f(t-h/2, x+k1/2) */
            xw=k1[1-1][j]/2;
            tw=k1[1-1][j]/2;
            break;
        case 2: /* k3 = h f(t-h/2, x+k2/2) */
            xw=k1[1-1][j];
            tw=k1[1-1][j];
            break;
        case 3: /* k4 = h f(t-h, x+k3) */
            xw=k1[1-1][j];
            tw=k1[1-1][j];
            break;
        default:
            break;
    }
    k[i][j]=0;
    for(m=0; m<steq->n; m++)
        k[i][j]+=h*( steq->a[j*steq->n + m] * ( steq->x[m] + xw ) );
    for(m=0; m<steq->m; m++)
        k[i][j]+=h*( steq->b[j*steq->m + m] * ( (*steq->u[m])(t-tw) ) );
}
/* calculate results */
for(m=0; m<steq->n; m++)
    k[i][m]=k[i][0]/6 + k[i][1]/3 + k[i][2]/3 + k[i][3]/6;
steq->x[m]=k[i][m];
}
}
}

```

```

.....
一機無敵大専線系によるシミュレーション
制御項なしバージョン
パラメータ固定によりインダクタンスを一定に制御する
比例制御バージョン
ver 1.0
出力キャパシタありのバージョン
pidprop.c
(poem.c + ident3.c)
1994.1.22~1994.1.25(poem.c)
1994.8.15~1994.8.24
ver3.0
ver3.5-15
ver3.9.20~
1994.9.20~
pidprop
ver1.1.00
1994.9.20~
ver2.00
1994.9.21
出力フィルタの後にさらにインダクタンスを追加
ver2.10
1994.9.22
アップダッグのためインバート出力の代わりに理想電圧差を加える
オプション追加。
NONV option
ver2.20
1994.9.28
雑電線と理想電圧差に置き換えるオプション追加。
NONV option
ver2.4
1994.10.2
出力フィルタ用キャパシタを追加。
雑電線演算に之次のフィルタを追加。
ver2.5
ver4.0
1995.1.4
出力キャパシタの直列抵抗を追加
ver4.1
1995.1.6
途中経過時間と残り時間を表示
ver5.0
1995.1.17
微分ゲインを追加
ver5.1
1995.1.22
線間電圧を出力するようにした。
pidprop.c

```

```

ver5.0
1995.9.27
回線インダクタンスと線路インダクタンスを分けた
ver6.1
1995.11.31
PRIMITIVE option 追加, Bug fix.
ver6.2
1995.2.13
取組中性点からの相電圧を出力する。RCSファイルに更新した
AZSBO option --- 線路インダクタンスの変化が電圧シフトで発生するオ
プション
RCS管理に移行
1994.9.21
RCSファイルが壊れていたから新しいRCSファイルに更新した
1995.1.22
$Id: pidprop.c,v 6.1 1995/01/31 13:26:44 funato Exp $
.....
By H.Funato @ Kawamura Lab.
.....
#include <stdio.h>
#include <string.h>
#include <math.h>
#include <funlib.h>
#include <funamat.h>
#define PI 3.141592654
#define OMEGA_N 314.1592654
#define R2 1.41421356
extern void runge();
extern double divdt(double t, double d);
extern double divdt2(double t, double d);
extern double dwdt(double t, double d);
extern double dwdt2(double t, double d);
extern double dirfdt(double t, double d);
extern double dirfdt2(double t, double d);
extern double dhrefaut(double t, double d);
extern double dhrefaut2(double t, double d);
extern double dhrefwdt(double t, double d);
extern double dhrefwdt2(double t, double d);
extern double decutdt(double t);
extern double decutdt2(double t);
extern double diltfdt(double t);
extern double diltfdt2(double t);
extern double diltwdt(double t);
extern double vwdt(double t, double d);
extern double vwdt2(double t, double d);
extern double vut(double t, double d);
extern double vut2(double t, double d);
extern double vut3(double t, double d);
extern double vut4(double t, double d);
extern double vut5(double t, double d);
extern double vut6(double t, double d);
extern double vut7(double t, double d);
extern double vut8(double t, double d);
extern double vut9(double t, double d);
extern double vut10(double t, double d);
extern double vut11(double t, double d);
extern double vut12(double t, double d);
extern double vut13(double t, double d);
extern double vut14(double t, double d);
extern double vut15(double t, double d);
extern double vut16(double t, double d);
extern double vut17(double t, double d);
extern double vut18(double t, double d);
extern double vut19(double t, double d);
extern double vut20(double t, double d);
extern double vut21(double t, double d);
extern double vut22(double t, double d);
extern double vut23(double t, double d);
extern double vut24(double t, double d);
extern double vut25(double t, double d);
extern double vut26(double t, double d);
extern double vut27(double t, double d);
extern double vut28(double t, double d);
extern double vut29(double t, double d);
extern double vut30(double t, double d);
extern double vut31(double t, double d);
extern double vut32(double t, double d);
extern double vut33(double t, double d);
extern double vut34(double t, double d);
extern double vut35(double t, double d);
extern double vut36(double t, double d);
extern double vut37(double t, double d);
extern double vut38(double t, double d);
extern double vut39(double t, double d);
extern double vut40(double t, double d);
extern double vut41(double t, double d);
extern double vut42(double t, double d);
extern double vut43(double t, double d);
extern double vut44(double t, double d);
extern double vut45(double t, double d);
extern double vut46(double t, double d);
extern double vut47(double t, double d);
extern double vut48(double t, double d);
extern double vut49(double t, double d);
extern double vut50(double t, double d);
extern double vut51(double t, double d);
extern double vut52(double t, double d);
extern double vut53(double t, double d);
extern double vut54(double t, double d);
extern double vut55(double t, double d);
extern double vut56(double t, double d);
extern double vut57(double t, double d);
extern double vut58(double t, double d);
extern double vut59(double t, double d);
extern double vut60(double t, double d);
extern double vut61(double t, double d);
extern double vut62(double t, double d);
extern double vut63(double t, double d);
extern double vut64(double t, double d);
extern double vut65(double t, double d);
extern double vut66(double t, double d);
extern double vut67(double t, double d);
extern double vut68(double t, double d);
extern double vut69(double t, double d);
extern double vut70(double t, double d);
extern double vut71(double t, double d);
extern double vut72(double t, double d);
extern double vut73(double t, double d);
extern double vut74(double t, double d);
extern double vut75(double t, double d);
extern double vut76(double t, double d);
extern double vut77(double t, double d);
extern double vut78(double t, double d);
extern double vut79(double t, double d);
extern double vut80(double t, double d);
extern double vut81(double t, double d);
extern double vut82(double t, double d);
extern double vut83(double t, double d);
extern double vut84(double t, double d);
extern double vut85(double t, double d);
extern double vut86(double t, double d);
extern double vut87(double t, double d);
extern double vut88(double t, double d);
extern double vut89(double t, double d);
extern double vut90(double t, double d);
extern double vut91(double t, double d);
extern double vut92(double t, double d);
extern double vut93(double t, double d);
extern double vut94(double t, double d);
extern double vut95(double t, double d);
extern double vut96(double t, double d);
extern double vut97(double t, double d);
extern double vut98(double t, double d);
extern double vut99(double t, double d);
extern double vut100(double t, double d);

```















Feb 24 1995 14:07

pidprop.c

Page 27

```

double dvrefbwdt;
dvrefbwdt = vrefaw;
return(dvrefbwdt);
}
/* vrefbw */
double dvrefbwdt()
{
double dvrefbwdt;
dvrefbwdt = vrefaw;
return(dvrefbwdt);
}
/* vcu */
double dvcwdt(double tw)
{
double dvcwdt;
dvcwdt = (lv-llfw)/cu;
return(dvcwdt);
}
/* vcv */
double dvcwdt(double tw)
{
double dvcwdt;
dvcwdt = (lv-llfw)/cv;
return(dvcwdt);
}
/* vcv */
double dvcwdt(double tw)
{
double dvcwdt;
dvcwdt = (lv-llfw)/cw;
return(dvcwdt);
}
/* ilfu */
double dilfuwdt(double tw)
{
double dilfuwdt;
}
#endif
pidprop.c

```

pidprop.c

Feb 24 1995 14:07

pidprop.c

Page 28

```

#endif
diluwdt = ( vcu+rcu*(lv-llfw) ) - vapar*vrefbw - rfu*ilfu)/lfu;
#endif
return(diluwdt);
}
/* llfv */
double dilfvwdt(double tw)
{
double dilfvwdt;
}
#endif
NOINV
diluwdt = ( ( vcu+rcv*(lv-llfv) ) - vapar*stv*einu - rfv*llfv)/lfv;
#endif
NOINV
diluwdt = ( ( vcu+rcv*(lv-llfv) ) - vapar*vrefbw - rfv*llfv)/lfv;
#endif
diluwdt = ( ( vcu+rcv*(lv-llfv) ) - vapar*vrefv - rfv*llfv)/lfv;
}
return(dilfvwdt);
}
/* llfw */
double dilfvwdt(double tw)
{
double dilfvwdt;
}
#endif
NOINV
diluwdt = ( ( vcu+rcw*(lv-llfw) ) - vapar*stv*einu - rfw*llfw)/lfw;
#endif
NOINV
diluwdt = ( ( vcu+rcw*(lv-llfw) ) - vapar*vrefbw - rfw*llfw)/lfw;
}
return(dilfvwdt);
}
/* 状態方程式 発電機 */
double dgwdt(double tw, double gbw)
{
double dg;
dg = (2*PI*fs)/gm*(-gb/(2*PI*fs)*gw*pm-
(vai(tw,gbw)*iu + vvi(tw,gbw)*iv + vai(tw,gbw)*iw));
return(dg);
}
double dgwdt(double tw)

```

14

Feb 24 1995 14:07

pidprop.c

Page 29

```

double dg;
dg = gw;
return(dg);
}
int ident(matrix *a, matrix *ip, double *ir, double *il,
double i, double io, double vo, double ts, double lambda)
{
matrix iz, ik;
matrix iw1, iw2;
matrix w1, w2, wp1, wp2, wz1;
double rz[2][1], rk[2][1];
double rw1[2][1], rw2[1][1], rw3[2][1], rw4[2][2], rw5[2][2],
double dat;
iz.xs(double *)rz;
iz.nx=2; iz.m=1;
ik.nx=2; ik.m=1;
w1.xs(double *)rw1;
w1.nx=2; w1.m=1;
w2.xs(double *)rw2;
w2.nx=2; w2.m=1;
w3.xs(double *)rw3;
w3.nx=2; w3.m=1;
w4.xs(double *)rw4;
w4.nx=2; w4.m=2;
w5.xs(double *)rw5;
w5.nx=2; w5.m=2;
wp1.xs(double *)wp1;
wp1.nx=2; wp1.m=2;
wp2.xs(double *)wp2;
wp2.nx=2; wp2.m=2;
wz1.xs(double *)wz1;
wz1.nx=2; wz1.m=1;
}
/* xv の計算 */
rz[0][0]=v0;
rz[1][0]=v0;
}
/* ik の計算 */
if(matmul(&wi, &iz)==0)
printf(stderr, "mattn error 3\n");
if(matmul(&wz2, &wz1, ip)==0)
printf(stderr, "matmul error 4\n");
if(matmul(&wi, &wz2, &iz)==0)
printf(stderr, "matmul error 5\n");
rw2[0][0]=lambda;
if(matadd(&wi, &wz2)==0)
printf(stderr, "matadd error 6\n");
if(matinv(&wi, &dct, 1.0e-50)==0)

```

pidprop.c

Feb 24 1995 14:07

pidprop.c

Page 30

```

printf(stderr, "matinv error 7\n");
if(matmul(&w3, &iz, &wi)==0)
printf(stderr, "matmul error 8\n");
if(matmul(&ik, ip, &w3)==0)
printf(stderr, "matmul error 9\n");
/* ik の計算 */
matmul(&wpl, &ik, &wz1);
matmul(&wzp2, &wpl, ip);
matmul(ip, &wzp2);
if(matmul(ip, 1./lambda)==0)
printf(stderr, "mattn error 9\n");
/* an の計算 */
if(matmul(&wpl, &iz, &wz1)==0)
printf(stderr, "matmul error 13\n");
if(matmul(&ik, &wpl, ia)==0)
printf(stderr, "matmul error 14\n");
rw2[0][0]=1;
if(matmul(&wz1, &iz, &wz2)==0)
printf(stderr, "matmul error 15\n");
if(matmul(&ik, &wz1)==0)
printf(stderr, "matmul error 16\n");
if(matmul(&wz1, ip, &ik)==0)
printf(stderr, "matmul error 17\n");
if(matmul(ia, &wz1)==0)
printf(stderr, "matmul error 18\n");
/* R.L. の計算 */
*ir = (1.0 - *(ia->x)) / *(ia->x + 1);
*il = (1.0 - *(ia->x)) / *(ia->x);
}
#endif
LOGMSG
printf("log(%)n", *(ia->x));
#endif
*il = - *iz * ts / (log( *(ia->x) ));
}
/* 電圧源 */
double voi(double tw, double gbw)
{
double v;
}
#endif
NOGEN
v = R2 * e1 * sin(2*PI*fs*tw + gbw);
}
#endif
NOGEN
v = R2 * e1 * sin(2*PI*fs*tw + PI/6);
}
return v;

```

15





```

Feb 24 1995 14:08      funamat.c      Page 2
.....
Matrix calculations
行列の構築
struct _matrix {
    double *x;  pointer of matrix
    int n;    number of row
    int m;    number of column
};
typedef struct _matrix matrix;
.....
#include <stdio.h>
#include <math.h>
#include "funamat.h"
.....
matrix(matrix a, matrix b)
b->a
int matcopy(matrix *a, matrix *b)
{
    int i,j;
    if( a->n != b->n || a->m != b->m)
        return (-1);
    for(i=0; i<a->n; i++)
        for(j=0; j<a->m; j++)
            *(a->x + i*a->m + j) = *(b->x + i*b->m + j);
    return 0;
}
.....
// 行列の転置
matrixT(matrix a, matrix b)
b->a
int matcopyT(matrix *a, matrix *b)
{
    int i,j;
    if( a->n != b->n || a->m != b->m)
        return (-1);
    for(i=0; i<a->n; i++)
        for(j=0; j<a->m; j++)
            *(a->x + i*a->m + j) = *(a->x + i*a->m + j) - *(b->x + i*b->m + j);
    return 0;
}
.....
// 行列の積
matrixSub(matrix a, matrix b)
a-b->a
int matcopySub(matrix *a, matrix *b)
{
    int i,j;
    if( a->n != b->n || a->m != b->m)
        return (-1);
    for(i=0; i<a->n; i++)
        for(j=0; j<a->m; j++)
            *(a->x + i*a->m + j) = *(a->x + i*a->m + j) - *(b->x + i*b->m + j);
    return 0;
}
.....
// 行列の逆
matrixInv(matrix a, matrix b)
b->a
int matcopyInv(matrix *a, matrix *b)
{
    int i,j,k,l;
    if( b->m != c->n || a->n != b->n || a->m != c->m)
}

```

```

Feb 24 1995 14:08      funamat.c      Page 1
.....
Matrix calculations
行列の構築
struct _matrix {
    double *x;  pointer of matrix
    int n;    number of row
    int m;    number of column
};
typedef struct _matrix matrix;
.....
#include <stdio.h>
#include <math.h>
#include "funamat.h"
.....
matrix(matrix a, matrix b)
b->a
int matcopy(matrix *a, matrix *b)
{
    int i,j;
    if( a->n != b->n || a->m != b->m)
        return (-1);
    for(i=0; i<a->n; i++)
        for(j=0; j<a->m; j++)
            *(a->x + i*a->m + j) = *(b->x + i*b->m + j);
    return 0;
}
.....
// 行列の転置
matrixT(matrix a, matrix b)
b->a
int matcopyT(matrix *a, matrix *b)
{
    int i,j;
    if( a->n != b->n || a->m != b->m)
        return (-1);
    for(i=0; i<a->n; i++)
        for(j=0; j<a->m; j++)
            *(a->x + i*a->m + j) = *(b->x + j*b->m + i);
}
}
funamat.c

```

```

Feb 24 1995 14:08      funamat.c      Page 4
.....
Matrix calculations
行列の構築
struct _matrix {
    double *x;  pointer of matrix
    int n;    number of row
    int m;    number of column
};
typedef struct _matrix matrix;
.....
#include <stdio.h>
#include <math.h>
#include "funamat.h"
.....
matrix(matrix a, matrix b)
b->a
int matcopy(matrix *a, matrix *b)
{
    int i,j;
    if( a->n != b->n || a->m != b->m)
        return (-1);
    for(i=0; i<a->n; i++)
        for(j=0; j<a->m; j++)
            *(a->x + i*a->m + j) = *(b->x + i*b->m + j);
    return 0;
}
.....
// 行列の転置
matrixT(matrix a, matrix b)
b->a
int matcopyT(matrix *a, matrix *b)
{
    int i,j,k,l;
    if( b->m != c->n || a->n != b->n || a->m != c->m)
}
}
funamat.c

```

```

Feb 24 1995 14:08      funamat.c      Page 3
.....
Matrix calculations
行列の構築
struct _matrix {
    double *x;  pointer of matrix
    int n;    number of row
    int m;    number of column
};
typedef struct _matrix matrix;
.....
#include <stdio.h>
#include <math.h>
#include "funamat.h"
.....
matrix(matrix a, matrix b)
b->a
int matcopy(matrix *a, matrix *b)
{
    int i,j;
    if( a->n != b->n || a->m != b->m)
        return (-1);
    for(i=0; i<a->n; i++)
        for(j=0; j<a->m; j++)
            *(a->x + i*a->m + j) = *(b->x + i*b->m + j);
    return 0;
}
.....
// 行列の転置
matrixT(matrix a, matrix b)
b->a
int matcopyT(matrix *a, matrix *b)
{
    int i,j,k,l;
    if( b->m != c->n || a->n != b->n || a->m != c->m)
}
}
funamat.c

```

## funamat.c

Feb 24 1995 14:08

Page 5

```

for(i=0; i<a->n; i++)
  (
    for(j=0; j<a->m; j++)
      printf("%e ",(a->x + i*a->m + j));
    printf("\n");
  )
return 0;
}
/*****
swap double
*****/
void dswap(double *a, double *b)
{
  double t;
  t=*a; *a=*b; *b=t;
}

```

funamat.c

3

Feb 24 1995 14:09

## funalib.h

Page 1

```

/*****
funalib.h --- header file for 'funalib.c'
original command for general use
cr_getline(FILE* fp, char* s, int lim)
コメント管理ライブラリ
crinput(FILE* fp, char* s, int lim)
コメント管理 & 空行、コメントのみの行読み飛ばしライブラリ
1993.12.15-
(c)Hirohito FUNATO
*****/
#define MAXLINE 1000
#define EOF -1
#endif
int cr_getline(FILE* fp, char* s, int l);
int cr_sinput(FILE* fp, char* s, int l);
/* end of funalib.h */

```

funalib.h



Feb 24 1995 14:09 funalib.c Page 1

```

funalib.c
.....
original commands for general use
cf_getline( FILE* fp, char* s, int lim )
コメント省略ライントラック
cfinput( FILE* fp, char* s, int lim )
コメント省略 & 空行、コメントのみの行読み飛ばしライントラック
1993.12.15-1993.12.16
(c)Mirohito FUNATO
.....
#include <stdio.h>
#include <string.h>
#include "funalib.h"
int cf_getline( FILE* fp, char* s, int lim )
{
    char c;
    int i;
    for (i=0; i<lim-1 && (c=fgetc(fp))!=EOF && c!='\n' && c!='.'; ++i)
        s[i] = c;
    if (c=='.')
        while( (c=fgetc(fp))!=EOF && c!='\n');
    if (c==EOF)
        ( s[i]=c;
          ++i;
        );
    s[i]='\0';
    return i;
}

int cr_sinput( FILE* fp, char* s, int lim )
{
    int i;
    #ifdef DEBUG
    int j;
    char c;
    #endif
    while ( (i=cr_getline(fp,s,lim))<=1 && (s[0]!='\n' || s[0]!='\0'))
        #ifdef DEBUG
        ;
        #endif
    #ifdef DEBUG
    printf("skip=%d ",j);
    #endif
}
funalib.c

```

Feb 24 1995 14:09 funalib.c Page 2

```

#endif
return i;
}

```

