THE IEICE TRANSACTIONS ON ELECTRONICS (JAPANESE EDITION)





檀子情報通信学会

THE ELECTRONICS SOCIETY

THE INSTITUTE OF ELECTRONICS, INFORMATION AND COMMUNICATION ENGINEERS

単一磁束量子回路を用いた超高速マイクロプロセッサの開発と その展望

吉川 信行^{†a)}

Recent Development and Perspective of Ultra-High-Speed Microprocessors Using Single-Flux-Quantum Circuits

Nobuyuki YOSHIKAWA^{†a)}

あらまし 超伝導ループ中の量子化磁束を情報担体とする単一磁束量子 (SFQ) 回路は,動作スピードと消費 電力において半導体を凌駕する性能をもつ.近年,SFQ 集積回路の設計技術とプロセス技術の進歩により,1万 接合を超える SFQ 回路の動作が可能となってきた.本論文では,SFQ 回路の動作原理,性能,要素技術につい て解説するとともに,SFQ マイクロプロセッサの最近の研究開発動向を紹介する.更に,ハイエンドコンピュー タ応用を中心に本技術の今後の展望を述べる.

キーワード 超伝導集積回路,単一磁束量子,SFQ回路,マイクロプロセッサ,ジョセフソン素子

1. まえがき

IT 技術の急速な発達に伴う今後の爆発的な情報処 理量の増大に対処するためには,情報処理システムの 更なる高速化,高機能化,低消費電力化が必要である. いうまでもなく、情報機器の能力の性能向上は、主に CMOS 集積回路の微細化、高集積化を牽引力として なされてきた.しかしながら、CMOS デバイスの寸 法が数十 nm に微細化された現在, 更なる集積回路の 性能向上に対して数々の障害が指摘されている. その 一つが発熱の問題であり,一つが配線遅延の問題であ る.現在,CMOS 集積回路の消費電力密度は冷却能力 の限界に達しており、消費エネルギー当りの処理能力 を向上させる新技術が必要とされている。また、ゲー ト間の信号の伝搬遅延時間はゲート遅延時間と同程度 となっており、システム全体の性能を向上させるため には、ゲート遅延時間だけでなく、配線の伝搬遅延時 間の低減も必要不可欠である.

近年,高速性と低消費電力性を併せ持つ新技術として,単一磁束量子 (single flux quantum; SFQ) 回路

节横浜国立大学大学院工学研究院,横浜市

Graduate School of Engineering, Yokohama National University, 79–5 Hodogaya-ku, Yokohama-shi, 240–8502 Japan a) E-mail: yoshi@yoshilab.dnj.ynu.ac.jp の研究が急速に進んできた[1]~[3]. SFQ 回路は, ピ コ秒幅のインパルス状の微小電圧パルス(SFQ パル ス)を情報担体として用いるため,演算に要するエネ ルギーが半導体回路の千分の1から1万分の1と極め て小さい.また,高速性においても数十~数百 GHz に及ぶクロック周波数での動作が可能である[4].更に 超伝導配線において SFQ パルスは無損失,無分散で 伝搬するため,柔軟で高スループットな配線が可能と なる.

本論文では,近年,技術的進展の目覚ましい SFQ 回路技術の動作原理,動作性能並びにその基盤技術に ついて解説し,特に SFQ マイクロプロセッサの最近 の研究開発動向を紹介する.最後にハイエンドサーバ を目指した今後の研究の展望について述べる.

2. SFQ 回路の原理と性能

2.1 SFQ 回路の動作原理

SFQ 回路の主要な構成要素は、ジョセフソン接合で ある.これは、図1(a) に示すように厚さ2~3nm 程 度の薄い絶縁膜が超伝導体で挟まれた構造をもつ.超 伝導間にはトンネル効果により超伝導電流(ジョセフ ソン電流)が流れる.一般に、超伝導体の性質は、超 伝導電子の巨視的波動関数の位相 Θ をパラメータと して表される.接合において二つの超伝導体の位相差



図 1 ジョセフソン接合の構造と電圧電流特性 Fig.1 Structure and current voltage characteristics of Josephson junctions.

を $\theta = \Theta_2 - \Theta_1$ とすれば,接合電流 *I*並びに接合電 圧*V*は,次のジョセフソンの関係式で表される.

 $I = I_c \sin \theta \tag{1}$

$$\frac{d\theta}{dt} = \frac{2e}{\hbar}V\tag{2}$$

ここで, I_c は臨界電流, e は電子電荷, $\hbar = h/2\pi$ (hはプランク定数) である. 図 1 (b) の電圧電流特性に おいて, ゼロ電圧状態では式 (1) に従い接合位相差 θ に依存する超伝導電流が流れる.一方, 電圧状態では 式 (2) に従い接合位相差 θ は時間とともに増大する.

実際のジョセフソン接合では、構造に伴うキャパシ タンス C と常伝導電子の伝導に伴うコンダクタンス G が接合に並列に接続され、その等価回路は図 2(a) となる.図においてジョセフソン接合は、×印で表さ れている.接合が電流 I で駆動された場合の回路方程 式は、

$$I = C\frac{dV}{dt} + GV + I_c \sin\theta \tag{3}$$

と書ける.式 (2) を用いて, V を消去すれば次式を 得る.

$$I = \frac{\hbar C}{2e} \frac{d^2\theta}{dt^2} + \frac{\hbar G}{2e} \frac{d\theta}{dt} + I_c \sin\theta \tag{4}$$

式 (4) のダイナミックスは, 図 2 (b) に示す力学系 とのアナロジーにより理解できる [5]. 図 2 (b) では, 長さ l, 質量 m の振り子が円盤に貼り付けられてお り,全体として慣性モーメント M をもっている.ま た,円盤には速度に比例した摩擦 D と,外部トルク T が作用している.以上の力学系と式 (4) とは,以下 の対応関係により結ばれている.

接合の位相差 $\theta \Leftrightarrow 振り子の回転角 \theta$ 接合電圧 $V \propto d\theta/dt \Leftrightarrow 振り子の角速度 d\theta/dt$ 接合容量 $C \Leftrightarrow$ 慣性モーメント M



図 2 (a) ジョセフソン接合の等価回路と (b) その力学的 アナロジー

Fig. 2 (a) Equivalent circuit of the Josephson junction and (b) its mechanical analog.



図 3 パルス電流が印加されたジョセフソン接合の動作 Fig. 3 Dynamics of the Josephson junction driven by a current pulse.

接合コンダクタンス $G \Leftrightarrow$ 摩擦 D接合電流 $I \Leftrightarrow$ 外部トルク T

図3は、電流パルスがジョセフソン接合を伝搬する 様子を力学系とのアナロジーで説明したものである. 一定電流 I_b でバイアスされたジョセフソン接合は、一 定トルク T_b が印加された振り子と同じである.ここ でジョセフソン接合の左端より電流パルス I_i が入力 されると、 I_b と I_i の合計値が接合の臨界電流値 I_c を 超え、接合は電圧状態に遷移する.これは、力学的系 において、振り子に対して入力トルク T_i が加えられ、 振り子が回転し始めることに対応する.回転した振り 子は、図3右下に示すように、最上位置から落下する 過程で T_i よりも大きな出力トルク T_o を発生する.こ れはジョセフソン接合から入力電流 I_i よりも大きな電 流パルス I_o が発生することに対応する.この際、摩 擦 D を大きく(コンダクタンス G を大きく)してお



図 4 (a) ジョセフソン線路と (b) ジョセフソン線路を伝 搬する電圧パルスのシミュレーション波形

Fig. 4 (a) Josephson transmission line (JTL) and (b) simulated transient voltage waveform of the SFQ pulse propagating along the JTL.

けば,振り子の回転は位相 2π の変化の後,静止する. 位相の増大に伴い,接合には式(2)に従い電圧が発生 するが,電圧の時間積分は,

$$\int V dt = \int \frac{\hbar}{2e} \frac{d\theta}{dt} dt = \frac{h}{2e}$$
$$\equiv \Phi_0 = 2.0679 \times 10^{-15} \text{Wb}$$
(5)

となり, 接合の電圧遷移に伴い, 接合を Φ_0 なる大き さの SFQ が横断することが分かる.

次に図 4 (a) に示すように,電流バイアスされたジョ セフソン接合の一次元アレーを考える.ジョセフソン 接合は,それぞれインダクタンス L で接続されてい る.もし,アレーの左端から電流パルス $I_{\rm in}$ が印加さ れ, $I_{\rm in} \ge I_{\rm b}$ の和が I_c を超えると,接合は電圧状態 に遷移し,接合の右側のループに SFQ が供給される. このとき,右側のループには, $I_{\rm L} = \Phi_0/L$ なる大き さの電流が誘起される.ここで,もし $I_{\rm L}$ が十分大き ければ,ループ電流の右側の電流は同様に I_c を超え, 電圧状態に遷移する.その結果,SFQ は次々と右側に 伝搬する.図 4 (b) には,このとき,接合に発生する



図 5 単一磁束量子回路の基本ゲート (D フリップフロップ) Fig. 5 A basic gate of SFQ circuits (D flip-flop).

電圧パルスの数値シミュレーション結果を示す.大き さが数百 μ V,幅が数 ps幅の電圧パルスが接合を伝搬 する様子が分かる.本回路は、SFQパルスを伝搬さ せるための最も基本的な回路であり、ジョセフソン伝 送線路 (Josephson Transmission Line: JTL)と呼ば れる.

この SFQ パルスの伝搬は、分岐させたり合流させ たりすることができる. また, 回路インダクタンスの 大きさを調整することにより SFQ パルスを一時的に 停止させたり、それを他のパルスによって再び伝搬さ せることもできる.図5にそのような機能をもつ回路 の例を示す. 図においてインダクタンス Ls は, JTL よりも大きな値に設定されている. B から電圧パル スが入力され SFQ が Ls を含むループに伝搬すると, $L_{
m s}$ には $I_{
m s}=\Phi_0/L_{
m s}$ なる大きさのループ電流が流れ る. ここで、Is が Ic2 を電圧状態にスイッチできない ように L_sを十分大きくとれば,SFQ はこのループに トラップされる.この状態で、Aから電圧パルスが入 力されると、Ic2 が電圧状態にスイッチし、SFQ パル スは出力 C に伝搬する.もし, L_s に単一磁束量子が ないときに A から電圧パルスが入力されると、Ic3 が 先に電圧状態にスイッチし,出力に単一磁束量子パル スは現れない.本回路は B をデータ入力, A をクロッ ク入力に対応させると、Dフリップフロップとしての 機能をもつことが分かる. これらの SFQ を用いた回 路方式は、中島らにより提案され[1], Likharev らに よって体系化された[2].

2.2 SFQ 回路の性能

本節では SFQ 回路のスイッチングスピードと消費 エネルギーについて考察する.まず,図3の回路にお いて,接合を横切る磁束 Φ と接合電圧 V の間には, $V = d\Phi/dt$ なる関係があるので,接合を SFQ Φ_0 が通過するために必要な時間は,

$$\tau = \frac{\Phi_0}{V} = \frac{\Phi_0}{I_c R_n} \tag{6}$$

となる. ここで接合に発生する電圧を $I_c R_n$ とした. $R_n = G^{-1}$ は接合の常伝導抵抗である. 標準的な Nb プロセス [6] の $I_c R_n$ 積は, 0.37 mV であり, これより スイッチング時間は,約5 ps と求まる. スイッチング スピードは接合の $I_c R_n$ 積の増大により向上する.前 節で述べたように,接合を SFQ が通過し,位相が2 π 変化した後に回転が静止して接合が安定状態に戻るた めには,コンダクタンス G が十分に大きい必要があ る.しかしながら G をあまり大きくしすぎると位相 の変化は遅くなり,回路のスイッチング速度が低下す る.スイッチング速度を維持しながら回路を安定に動 作させるための最適条件は,接合のサセプタンス $\omega_c C$ とコンダクタンス G が等しくなるときであり,次式で 与えられる [5].

$$\beta_c \equiv \frac{\omega_c C}{G} = \left(\frac{2e}{\hbar}\right) I_c R_n^2 C = 1 \tag{7}$$

ここで ω_c は,式 (2) で $V = I_c R_n$ としたときの ジョセフソン角周波数である.一方,接合の臨界 電流密度 j_c と臨界電流 I_c の間に, $I_c/j_c \propto C$ の 関係があることを用いれば,式(6) と式(7) より $\tau = \Phi_0/I_c R_n \propto R_n C \propto (j_c)^{-1/2}$ となり,スイッ チング速度は j_c の平方根に反比例する.回路の限界 スピードは,超伝導エネルギーギャップ電圧によって 決まり,Nb 材料(超伝導転移温度 $T_c = 9.25$ K)の 場合,0.7 ps 程度である.一方,ジョセフソン接合を SFQ が通過し,電圧パルスが発生する際に消費される エネルギーは, $E = \int I_b v(t) dt = I_b \Phi_0$ で与えられる.

ー般に論理ゲートの性能は、スイッチングに要す るビットエネルギーとゲート遅延時間によって評価 され、両者の積はエネルギー遅延積 (EDP) と呼ばれ る.図6には、各プロセス世代に対する CMOS 論理 ゲートと SFQ 論理ゲートの EDP を比較した.図よ り、SFQ 回路はビットエネルギーで半導体より3け た以上、ゲート遅延時間において1けた以上優位性が あることが分かる.図には、熱雑音によって決まる動 作限界 $E = 1000 k_{\rm B} T$ 並びに量子雑音によって決まる 動作限界 $E = 1000 \hbar/\tau$ を併せて示した.これより、 SFQ 回路は、熱雑音と量子雑音の物理的限界に近い条



図 6 論理ゲートのビットエネルギーとゲート遅延時間の 関係

Fig. 6 The bit energy and the gate delay of SFQ and CMOS circuits.

件で動作する究極の論理ゲートであることが分かる.

以上は, SFQ 論理ゲートの特長であるが, 実は SFQ 回路の本当の特徴は超伝導配線にある. 超伝導配線は 無損失, 無分散のため, SFQ パルスは超伝導配線を光 と同程度の速度で弾道的に伝搬する. これは, 半導体 配線において, 信号が配線を拡散的に伝搬するのと対 照的である. このため, 超伝導配線を用いれば, SFQ パルスによる信号伝送を 100 GHz 以上の高スループッ トで行うことができる.

3. SFQ 回路の基本技術

3.1 プロセス技術

日本国内では、Nb を超伝導電極とする安定で信頼性 の高い、超伝導集積回路プロセスが、NEC で開発され ている [6]. ジョセフソン素子は、Nb/AlOx/Nb トンネ ル接合により形成され、臨界電流密度は 2.5 kA/cm²、 最小寸法は 2 μ m である. 超伝導層数は全部で 4 層であ り、5 mm 角チップ上に 1 万接合規模の接合を集積化 可能である. これらの標準プロセスを用いて、SFQ マ イクロプロセッサ [7], [8] やネットワークスイッチ [9]、 メモリ [6] などがこれまでに試作されている.

一方,超電導工学研究所(SRL)により,NECの 2.5kA/cm² プロセスをベースとした集積回路プロセ スの研究が進められ,臨界電流密度の向上,接合寸法 の微細化,平たん化技術による多層配線の導入が行わ





- 図 7 最新の Nb 超伝導集積回路の断面図と断面写真.平 たん化技術により Nb 超伝導体による 9 層配線が可 能となった.接合材料には Nb/AlOx/Nb が用いら れ,臨界電流密度は 10 kA/cm²,接合寸法は 1µm である.
- Fig. 7 Cross-sectional schematic view and SEM picture of the advanced Nb superconductive IC process. Nb/AlOx/Nb Joseophson junctions with critical density 10 kA/cm² and with junction size of 1μ m are used.

れた [10]. 図7に SRL で開発された Nb9 層超伝導集 積回路の断面図と断面電子顕微鏡写真を示す.接合の 臨界電流密度は 10 kA/cm²,最小接合寸法は 1 μ m で あり、1 cm² 当り 100 万接合の高集積化が可能となっ ている.本プロセスを用いたシフトレジスタにおいて、 100 GHz を超えるクロック周波数動作が実証されてい る [11].

3.2 設計技術

近年の日本における SFQ マイクロプロセッサ開発 の急速な進展は,これまでに開発された安定な Nb 集 積回路プロセス技術を基盤とし,それにセルベース設 計法 [12], [13] や CAD ツールなどの SFQ 回路設計技 術の進歩が加わったことに起因する.本節では,SFQ 回路設計に用いられるセルベース設計法,セルライブ ラリ並びに CAD 環境を紹介する.更に,回路設計の 上で重要な受動伝送線路技術や磁場シールド技術につ いて述べる.

SFQ 回路は,回路全体として一つの量子干渉計を構成するため,一般に個々の回路について回路パラメータの最適化が必要になる.例えば,二つの回路を接続する場合,相互作用によりそれらの回路特性が変化するため,回路全体として再び回路パラメータの最適化



- 図 8 セルベース設計におけるセルレイアウトの例 (JTL セル). セルは,辺の長さが 40µm の正方形を単位 として構成されている.
- Fig. 8 Example of cell layouts in the cell-based design approach (a JTL cell). The cell is formed into a square shape with a unit length of 40 μ m.

が必要となる.セルベース設計法では,論理ゲートや 配線用 JTL などをあらかじめセルとして定義し,セ ル同士の相互接続により各セルの特性が変化しないよ うにあらかじめ回路の最適化を行っておく.これによ り,任意のセルの接続が可能となり,大規模回路の設 計が容易となる.図8に超電導工学研究所,NICT, 名大,横国大が共同で開発した CONNECT セルライ ブラリ[13]の基本セルのレイアウトを示す.セルは1 辺が 40µm の正方形を単位として構成されている.レ イアウトにおいて,入出力信号とバイアス供給のため の配線の位置は規定されており,セルを並べることに より信号線とバイアス線の接続が容易に行えるように 配置されている.CONNECT セルライブラリには現 在,200種以上の論理ゲートセル並びに配線用 JTL セ ルが登録されている.

現在,SFQ 回路の設計は,半導体設計用の CAD を駆使し,トップダウン的に行えるようになってい る [14],[15]. すなわち,ゲートレベルでの論理設計, 論理シミュレーション,回路シミュレーション,レイア ウト生成,レイアウトチェックなどを統合 CAD 設計 環境の上で行うことができる.図9には,CONNECT セルライブラリで用いられているセルビューの例を 示す.simbol ビューはセルのシンボルを,symbol_p ビューはセルの形状も含めたシンボルを,behavior ビューはセルの論理動作の定義を,schematic ビュー



- 図 9 CONNECT セルライブラリにおけるセルビュー の例
- Fig. 9 Examples of cell-views in the CONNECT cell library.

はセルの回路構造を, layout ビューはセルのレイア ウト構造を示している.設計において,設計者はまず symbol ビューを用いて論理ゲートレベルで回路の設 計を行う、その後、回路の論理検証が behavior ビュー を用いて行われる. 論理レベルでの回路設計が終了す ると, symbol_p ビューを用いてセル形状や配置を考 慮した回路設計が行われる.この段階において回路の タイミング検証が behavior ビューを用いて行われる. behavior ビューは、セルの論理機能の定義のほか、セ ルのタイミング情報やそれらのバイアス電流依存性 が定義されている.この設計段階でバイアス電流の 変化に対する回路の動作余裕度(バイアスマージン) が調べられ、タイミング設計の最適化が行われる. そ の後, 必要に応じて schematic ビューを用いた回路シ ミュレーションによる動作検証が行われる. 最後に, lavout ビューを用いてチップレイアウトが生成され る.以上のトップダウン的回路設計フローを更に高度 化するために, 論理合成方法の検討 [16] や自動配置配 線ツールの開発[17]が行われている.

現在の SFQ 回路設計では,論理ゲートを接続する ために主に JTL セルが用いられている.これにより回 路動作は安定化されるが,配線のために大きな面積と 遅延時間を要し,回路設計における制約が大きい.一 方,超伝導マイクロストリップからなる受動伝送線路 (passive transmission line, PTL)を用いれば,SFQ パルスが無損失,無分散で伝搬するため,回路設計の 自由度が飛躍的に向上する.これまでに 35 Gbit/s 以 上の帯域の信号伝送が可能な PTL が開発され [18],更 に配線線幅の低減や多層配線技術の開発 [19] が行われ ている. 一方,大規模 SFQ 回路の回路実装において問題と なってきているのが,電源供給線から生じる磁場並び にグランドプレーン上を流れるリターン電流による磁 場である [20].大規模回路では,バイアス電流供給量 が1Aを超えるため,電流による磁場が回路動作に 及ぼす影響は大きい.グランドプレーン上のリターン 電流については,電源供給パッドとグランドパッドを チップ上に対に配置し,バイアス電流を差動供給する ことにより回避できるようになった.また,すべての バイアス供給線を超伝導シールドにより覆うことによ り,磁場の影響を排除する試みも行われている [21]. 図8において,セルの周囲の4辺がバイアス供給線で あるが,これらは超伝導シールドにより覆われ,遮へ いされている.また,ボンディングパッド部が発生す る磁場の影響等も調べられている [22].

以上の設計技術を用いて現在1万接合を超えるSFQ 回路の設計が可能となっており、4×4ネットワークス イッチの40GHz動作[9]や1000MOPSを超える性能 のマイクロプロセッサの動作実証[8]が行われている.

4. SFQ マイクロプロセッサの開発動向

4.1 SFQ マイクロプロセッサ開発の背景

最初の SFQ マイクロプロセッサの本格的な開発は, 米国の HTMT (Hybrid Technology Multi-Threaded architecture) プロジェクトにおいて行われた.本プロ ジェクトは、マルチスレッドというメモリアクセス時 間隠ぺいのためのアーキテクチャを基礎とし、それに いくつかの次世代技術を融合させ, PFLOPS を超え る性能のコンピュータシステムを実現しようとする計 画である.プロジェクトにおいて,SFQ 回路が高速 マイクロプロセッサの構成技術として採用された[23]. プロジェクト自体は 2000 年に頓挫したが、その後継 プロジェクトとして TRW とニューヨーク州立大学に より FLUX プロジェクトが開始され、ターゲット周 波数を 20 GHz とした 16 ビット SFQ プロセッサが開 発された [24]. FLUX プロセッサは,八つの ALU/レ ジスタ対からなるユニットのアレーで構成され、ビッ トレベルのパイプライン処理により演算の高スルー プット化が図られている.8bitのバージョンが TRW の1.75µm Nb3 層プロセスを用いて試作され、10 mm 各チップ上に約6万個のジョセフソン接合を用いて集 積化されたが、動作実証には至らなかった[25].また、 横浜国立大学において, セルベース設計に基づく小規 模マイクロプロセッサの設計が行われた[26]. その後,



図 10 CORE1 マイクロプロセッサの性能と回路規模の推移,並びにチップ写真 Fig. 10 Progress of the performance and the total junction number of CORE1 microprocessors, and their microphotograph.

日本において,2002年にNEDOの援助のもと,ハイ エンドネットワーク機器の低消費電力化を目的とした SFQ マイクロプロセッサの開発が本格的に開始され, CORE マイクロプロセッサの研究がスタートした.

4.2 SFQ マイクロプロセッサ CORE

名古屋大学と横浜国立大学により, CORE マイクロ プロセッサの開発が行われた.本プロジェクトの目的 は,ディジタル回路として最も複雑であるマイクロプ ロセッサの開発を通して,大規模 SFQ 回路設計のた めの基盤技術を確立しようとするものである.

COREマイクロプロセッサの設計は、CORE (complexity reduction)という設計思想に基づいている [27]. SFQ 回路の特長は、その高速性、高スループッ ト性にあるが、メモリや外部とのインタフェースを考 えると、いくらマイクロプロセッサのクロックスピー ドを高くしてもシステム全体としての性能を高めるこ とはできない。そのため CORE コンセプトでは、SFQ 回路の高速性を回路の複雑さの低減に利用し、回路面 積の削減と低消費電力化を図る。例えば、通常の半導 体集積回路では、一般に2倍の高速化のために4倍の ハードウェア量が必要である。したがって、クロック スピードの増大により単純なアーキテクチャで同性能 の回路が構成できれば、回路面積並びに消費電力の削 減効果は大きい。CORE マイクロプロセッサのデータ パスにおいて、演算はビットシリアル若しくはビット

表 1	C(DRE1	マイ	クロ	コプロ	コセ	ッサの仕様	と性	生能
Table	1	Speci	ficat	ion	and	pe	rformance	of	the
		CORE1 microprocessors.							

	CORE1a ver.5	CORE1 ^β ver.9		
命令数	7	7+ レジスタ演算8		
ビット長	8 bit	命令 16 bit, データ 8 bit		
レジスタ数	3	9		
パイプライン段数	1	7		
クロック周波数 (設計値/最大値)	16 GHz/15.2GHz	20 GHz/18.8 GHz		
システムクロック周波数	1 GHz	1.5 GHz		
システム性能	167 MIPS	1400 MOPS		
Josephson 接合数	4,999	10,995		
チップサイズ	1.8 mm x 2.8 mm	5.8 mm x 4.6 mm		
全バイアス電流	0.64 A	1.37 A		
Power dissipation	1.6 mW	3.4 mW		

スライスデータを用いて行われる.例えばビットシリ アル演算は、1ビット演算器で行えるため、回路構成 は大幅に簡略化される.

図 10 にこれまでに開発された CORE1 マイクロプ ロセッサの各バージョンの性能,回路規模,並びにチッ プ写真を示した.また表 1 には,その仕様の詳細を示 した.すべてのチップは SRL の 2 μm Nb4 層プロセ スを用いて試作されている [6]. CORE1αの開発目標 は,SFQ マイクロプロセッサの高速動作実証を行う ことであった.そのため,マイクロアーキテクチャは CORE コンセプトに基づいてできるだけ簡略化され た.CORE1αは,七つの命令セットと 32 Byte のメモ リ空間をもつ 8 bit マイクロプロセッサである.世界初



図 11 CORE1 β マイクロプロセッサのマイクロアーキテクチャ Fig. 11 Microarchitecture of the CORE1 β microprocessor.

の SFQ マイクロプロセッサの 15 GHz 高速動作実証 が CORE1 α ver. 5 において達成された [7]. 次のバー ジョンである CORE1 α ver. 6 では,回路プロック間 の接続に PTL 配線が用いられた.これにより回路性能 が向上し,回路設計の自由度が高くなった [28].更に, CORE1 α ver. 10 では,4 Byte の SFQ メモリ [29] が 集積化され,高速メモリアクセスの実証が行われた.

CORE1α プロジェクトにより, SFQ マイクロプロ セッサの高速動作が実証されたが、その性能はビット シリアル処理のため半導体マイクロプロセッサに対し て 10 倍以上劣っていた. SFQ マイクロプロセッサの 性能を半導体に匹敵する程度に高めるため、次の世代 のマイクロプロセッサ $CORE1\beta$ では, マルチ ALU アーキテクチャとパイプラインアーキテクチャ[30]が 採用された.図 11 に CORE1βのマイクロアーキテ クチャを示すが、プロセッサは二つのカスケード接続 された ALU を有し, 1回の命令実行で二つのレジス タ演算を行うことがきる.また、命令処理は7段の パイプラインステージで実行され、パイプラインの制 御には SFQ 回路に適した one-hot エンコーディング が用いられている[31]. その結果, CORE1βの性能 は 1400 MOPS にまで向上した. また CORE1 β の回 路実装では、バイアス電流による磁場の効果を排除す るために、電源供給線が完全に超伝導シールドによ り遮へいされた. また, ボンディングパッドからの磁 場の影響をを低減するために 8 mm 寸法のチップに形 成された. CORE1ß ver. 9 はデータクロック周波数 20 GHz で完全動作し、消費電力は、3.4 mW であっ た[8].

更なる SFQ プロセッサの大規模化を目指し,



図 12 SCRAM2 マイクロプロセッサで用いられている 非同期設計法

Fig. 12 Asynchronous design approach used in the SCRAM2 microprocessor.

CORE1 γ ではスケーラブルなキャッシュメモリ [32] が搭載された.また,より微細な PTL 配線を利用する ことにより,約 22000 個の接合からなる回路が 8 mm チップ上に集積化された.

4.3 完全非同期 SFQ マイクロプロセッサ SCRAM

ディジタル回路設計では,通常,同期クロック方式 が用いられる.同期クロック方式では,チップ全体に わたって同期クロックが分配され,すべての論理ゲー トが同期して演算を行う.しかしながら SFQ 回路は クロック周波数が 100 GHz 以上にも達するため,完 全に同期したクロックをチップ全体に分配し,すべ



図 13 SCRAM2 マイクロプロセッサのチップ写真 Fig.13 Microphotograph of the SCRAM2 microprocessor.

ての論理ゲートを同期させることは難しい. 大規模 SFQ ディジタルシステムへの非同期設計手法の導入 を検討するために、完全非同期マイクロプロセッサ SCRAM の開発が行われた.図 12 に SCRAM で用い られている非同期設計法を示す.まず,回路ブロック 内では、入力データからブロック内クロックを生成す る Data-driven self-timing (DDST) 法 [33] や、二分 決定グラフ (BDD) を用いた非同期的回路設計法 [34] が用いられている.これらの設計法は、論理値"0"と "1"に対応した二線式の信号線を入出力信号線に用い ており、データ駆動型の演算処理が行われる.また、 ブロック間ではビットシリアルデータを単位としたハ ンドシェイキングが用いられる [35]. SFQ 回路はパ ルス論理であり、ハンドシェイクに要する回路コスト が少ないため、その導入に適している.以上の非同期 設計手法を用いて完全非同期式のマイクロプロセッサ SCRAM2 が SRL の 2 µm Nb4 層プロセスを用いて 試作され、20 GHz での完全動作実証が行われた [36]. SCRAM2 のチップ写真を図 13 に示す. SCRAM1 は CORE1α と同じマイクロアーキテクチャに基づいて いるが、パイプラインの導入により約3倍の性能向上 が図られた.非同期動作に伴うシステムのサイクル時 間の増大は全体の約8%であり、少ないコストでの設 計の容易化が可能となった.

5. 今後の展望

ハイエンドコンピュータの実現において,近年,消費 電力の増大とともに最も重要な課題は,メモリウォー



図 14 動的再構成可能な SFQ プロセッサ.数千個規模の SFQ 浮動小数点演算ユニットが,再構成可能なス イッチネットワークにより接続されている.

Fig. 14 Dynamically reconfigurable SFQ processor. It is composed of several thousands of SFQ floating-point units (FPUs) connected by SFQ network switches.

ル問題である.現在のコンピュータシステムでは,メ モリアクセスタイムがコンピュータ全体の性能を制限 するため,どんなにプロセッサの性能を上げてもシス テム全体としての性能向上は期待できない.ハイエン ドコンピュータにおけるメモリウォール問題と消費電 力の問題を同時に解決する SFQ 回路向きの新技術と して,SFQ 回路を用いた動的再構成可能なプロセッ サが提案され,その基盤技術の確立に向けた研究プロ ジェクトがスタートした [37].

図 14 には、現在、研究が進められている動的再構 成可能な SFQ プロセッサの構成図を示す.プロセッ サのデータパスは、数千個規模の SFQ 浮動小数点演 算ユニット (FPU) とそれを相互接続するスイッチネッ トワークで構成される.本データパスは、大規模数値 計算で現れる大きな繰返しループ内の一連の計算を、 FPU の相互接続により直接実行する.各 FPU は、メ モリアクセスを行うことなくデータを直接他の FPU から受け取るので、メモリアクセス回数を大幅に低減 することが可能である. これらのスイッチング頻度の 大きな FPU 並びにスイッチネットワークを CMOS 回路等で実現しようとすると,発熱が問題となり,実 装が極めて困難である. これに対して低消費電力性 と高速性に優れた SFQ 回路で本システムを構成すれ ば,極めてコンパクトで高性能なプロセッサが構成で きる. 見積りによれば,次世代の SFQ プロセス技術 を仮定し,10 TFLOPS 程度の計算能力をもつスーパ コンピュータがデスクサイドサイズで実現可能とされ ている [37]. また,その消費電力は冷却電力を見込ん でも半導体システムの 100 分の1 程度であると試算さ れている.

6. む す び

SFQ 回路の動作原理と要素技術を解説するととも に,SFQ マイクロプロセッサの最近の研究開発動向を 紹介した.本分野は,製作プロセス技術の面でも設計 技術の面でも,現時点で日本が最も進んだ技術水準に ある.アーキテクチャまで含めた新たな研究の推進に より,未来の高性能情報機器のための基盤技術として の発展を期待したい.

文 献

- K. Nakajima, H. Sugahara, A. Fujimaki, and Y. Sawada, "Experimental analysis of phase-mode Josephson digital circuits," J. Appl. Phys., vol.66, pp.949-955, July 1989.
- [2] K.K. Likharev and V.K. Semenov, "RSFQ logic/ memory family: A new Josephson junction technology for sub-terahertz-clock-frequency digital systems," IEEE Trans. Appl. Supercond., vol.1, no.1, pp.3-28, March 1991.
- [3] H. Hayakawa, N. Yoshikawa, S. Yorozu, and A. Fujimaki, "Superconducting digital electronics," Proc. IEEE, vol.92, pp.1549–1563, Oct. 2004.
- [4] W. Chen, A.V. Rylyakov, V. Patel, J.E. Lukens, and K.K. Likharev, "Superconductor digital frequency divider operating up to 750 GHz," Appl. Phys. Lett., vol.73, pp.2817–2819, 1998.
- [5] T. Van Duzer and C.W. Turner, Principle of Superconductive Devices and Circuits, Prentice Hall, 1999.
- [6] H. Numata and S. Tahara, "Fabrication technology for Nb integrated circuits," IEICE Trans. Electron., vol.E84-C, no.1, pp.2–8, Jan. 2001.
- [7] M. Tanaka, F. Matsuzaki, T. Kondo, N. Nakajima, Y. Yamanashi, A. Fujimaki, H. Hayakawa, N. Yoshikawa, H. Terai, and S. Yorozu, "A single-fluxquantum logic prototype microprocessor," Technical Digest of IEEE International Solid-State Circuits Conference (ISSCC2004), pp.298–299, San Francisco,

USA, Feb. 2004.

- [8] Y. Yamanashi, M. Tanaka, A. Akimoto, H. Park, Y. Kamiya, N. Irie, N. Yoshikawa, A. Fujimaki, H. Terai, and Y. Hashimoto, "Design and implementation of a pipelined bit-serial SFQ microprocessor, CORE1β," IEEE Trans. Appl. Supercond., vol.17, no.2, pp.474–477, June 2007.
- [9] Y. Kameda S. Yorozu, Y. Hashimoto, H. Terai, A. Fujimaki, N. Yoshikawa, "High-speed demonstration of single-flux-quantum cross-bar switch up to 50 GHz," IEEE Trans. Appl. Supercond., vol.15, no.2, pp.6-10, 2005.
- [10] T. Satoh, K. Hinode, H. Akaike, S. Nagasawa, Y. Kitagawa, and M. Hidaka, "Characteristics of Nb/AlOx/Nb junctions fabricated inplanarized multi-layer Nb SFQ circuits," Physica C, vol.445-448, pp.937-940, 2006.
- [11] H. Akaike, T. Yamada, A. Fujimaki, S. Nagasawa, K. Hinode, T. Satoh, Y. Kitagawa, and M. Hidaka, "Demonstration of a 120 GHz single-flux-quantum shift register circuit based on a 10 kAcm² Nb process," Supercond. Sci. Technol., vol.19, pp.S320– S324, 2006.
- [12] N. Yoshikawa and J. Koshiyama, "A cell-based design approach for RSFQ circuits using binary decision diagram," Supercond. Sci. Technol., vol.12, pp.918–920, 1999.
- [13] S. Yorozu, Y. Kameda, H. Terai, A. Fujimaki, T. Yamada, and S. Tahara, "A single flux quantum standard logic cell library," Physica C, vol.378-381, pp.1471-1474, 2002.
- [14] N. Yoshikawa, J. Koshiyama, K. Motoori, F. Matsuzaki, and K. Yoda, "Cell-based top-down design methodology for RSFQ digital circuits," Physica C, vol.357-360, pp.1529–1539, 2001.
- [15] Y. Kameda and S. Yorozu, "Automatic Josephsontransmission-line routing for single-flux-quantum cell-based logic circuits," IEEE Trans. Appl. Supercond., vol.13, no.2, pp.519–522, 2003.
- [16] A. Akimoto, Y. Yamanashi, N. Yoshikawa, A. Fujimaki, S. Yorozu, and H. Terai, "Consideration of logic synthesis and clock distribution networks for SFQ logic circuits," Physica C, vol.426-431, Part 2, pp.1687–1692, Oct. 2005.
- [17] Y. Kameda, S. Yorozu, and Y. Hashimoto, "New design methodology for single-flux-quantum (SFQ) logic circuits using passive-transmission-line (PTL) wiring," IEEE Trans. Appl. Supercond., vol.17, no.2, pp.508-511, June 2007.
- [18] Y. Hashimoto, S. Yorozu, Y. Kameda, and V.K. Semenov, "A design approach to passive interconnects for single flux quantum logic cells," IEEE Trans. Appl. Supercond., vol.13, no.2, pp.535-538, 2003.
- [19] T. Yamada, H. Ryoki, A. Fujimaki, and S. Yorozu,

"Flexible superconducting passive interconnects with 50-Gb/s signal transmissions in single-flux-quantum circuits," Jpn. J. Appl. Phys., vol.45, no.2A, pp.752–757, 2006.

- [20] H. Terai, Y. Kameda, S. Yorozu, A. Fujimaki, and Z. Wang, "The effects of DC bias current in large-scale SFQ circuits," IEEE Trans. Appl. Supercond., vol.13, no.2, pp.502–506, 2003.
- [21] N. Yoshikawa, T. Nishigai, H. Kojima, K. Fujiwara, A. Fujimaki, T. Yamada, M. Tanaka, S. Yorozu, M. Hidaka, and H. Terai, "Magnetic shielding against DC bias current toward large-scale SFQ integrated circuits," Appl. Supercond. Conf., Jacksonville, FL, Oct. 2004.
- [22] H. Terai, S. Yorozu, A. Fujimaki, N. Yoshikawa, and Z. Wang, "Signal integrity in large-scale single-fluxquantum circuit," Physica C, vol.445-448, pp.1003– 1007, Oct. 2006.
- [23] M. Dorojevets, P. Bunyk, D. Zinoviev, and K. Likharev, "COOL-0: Design of an RSFQ subsystem for petaflops computing," IEEE Trans. Appl. Supercond., vol.9, no.2, pp.3606–3614, June 1999.
- [24] M. Dorojevets, P. Bunyk, and D. Zinoviev, "FLUX chip design of 20-GHz 16-bit ultrapipelined RSFQ processor prototype based on 1.75-μm LTS technology," IEEE Trans. Appl. Supercond., vol.11, pp.326– 332, March 2001.
- [25] P. Bunyk, M. Leung, J. Spargo, and M. Dorojevets, "FLUX-1 RSFQ microprocessor: Physical design and test results, A FLUX-1 micro-processor and beyond," IEEE Trans. Appl. Supercond., vol.13, no.2, pp.433– 436, June 2003.
- [26] N. Yoshikawa, F. Matsuzaki, N. Nakajima, K. Fujiwara, K. Yoda, and K. Kawasaki, "Design and component test of a tiny processor based on the SFQ technology," IEEE Trans. Appl. Supercond., vol.13, no.2, pp.441–445, 2003.
- [27] A. Fujimaki, Y. Takai, and N. Yoshikawa, "High-end server based on complexity-reduced architecture for superconductor technology," IEICE Trans. Electron., vol.E85-C, no.3, pp.612–616, March 2002.
- [28] M. Tanaka, T. Kondo, N. Nakajima, T. Kawamoto, Y. Yamanashi, Y. Kamiya, A. Akimoto, A. Fujimaki, H. Hayakawa, N. Yoshikawa, H. Terai, Y. Hashimoto, and S. Yorozu, "Demonstration of a single-fluxquantum microprocessor using passive transmission lines," IEEE Trans. Appl. Supercond., vol.15, no.2, pp.400–404, June 2005.
- [29] K. Fujiwara, Y. Yamashiro, N. Yoshikawa, A. Fujimaki, H. Terai, and S. Yorozu, "Design and high-speed test of (4×8)-bit single-flux-quantum shift register files," Supercond. Sci. Technol., vol.16, pp.1456– 1459, 2003.
- [30] M. Tanaka, T. Kawamoto, Y. Yamanashi, Y. Kamiya, A. Akimoto, K. Fujiwara, A. Fujimaki, N. Yoshikawa,

H. Terai, and S. Yorozu, "Design of a pipelined 8-bit-serial single-flux-quantum microprocessor with multiple ALUS," Supercond. Sci. Technol., vol.19, pp.S344–S349, 2006.

- [31] Y. Yamanashi, A. Akimoto, N. Yoshikawa, M. Tanaka, T. Kawamoto, Y. Kamiya, A. Fujimaki, H. Terai, and S. Yorozu, "A new design approach for control circuits of pipelined single-flux-quantum microprocessors," Supercond. Sci. Technol., vol.19, pp.S340–S343, 2006.
- [32] N. Irie, M. Tanaka, Y. Yamanashi, H.-J. Park, N. Yoshikawa, H. Terai, S. Yorozu, and A. Fujimaki, "Scalable cache memory for a bit-serial single-fluxquantum microprocessor," Extended Abstract of 13th International Superconductivity Conference, O-S02, Washington DC, USA, June 2007.
- [33] Z.J. Deng, N. Yoshikawa, S.R. Whiteley, and T. Van Duzer, "Data-driven self-timed RSFQ digital integrated circuit and system," IEEE Trans. Appl. Supercond., vol.7, no.2, pp.3634–3637, June 1997.
- [34] N. Yoshikawa, H. Tago, and K. Yoneyama, "A new design approach for RSFQ logic circuits based on the binary decision diagram," IEEE Trans. Appl. Supercond., vol.9, no.2, pp.3161–3164, June 1999.
- [35] M. Ito, K. Kawasaki, N. Yoshikawa, A. Fujimaki, H. Terai, and S. Yorozu, "20 GHz operation of bitserial handshaking systems using asynchronous SFQ logic circuits," IEEE Trans. Appl. Supercond., vol.15, no.2, pp.255–258, June 2005.
- [36] Y. Nobumori, T. Nishigai, K. Nakamiya, N. Yoshikawa, A. Fujimaki, H. Terai, and S. Yorozu, "Design and implementation of a fully asynchronous SFQ microprocessor: SCRAM2," IEEE Trans. Appl. Supercond., vol.17, no.2, pp.478–481, June 2007.
- [37] 高木直史,村上和彰,藤巻 朗,吉川信行,井上弘士,本 田宏明,"単一磁束量子回路による再構成可能な大規模 データパスを持つプロセッサ,"信学技報,SCE2006-36, 2006.

(平成 19 年 5 月 22 日受付, 8 月 26 日再受付)



吉川 信行 (正員)

昭 59 横浜国大・工・情報卒.平元同大 大学院工学研究科電子情報工学専攻博士後 期課程了.平元同大工学部電子情報工学科 助手.平 5 同大工学部電子情報工学科助教 授.平 7 より 1 年間カリフォルニア大学 バークレー校客員研究院.平 15 横浜国大

大学院工学研究院教授.現在まで超伝導エレクトロニクス,単 電子デバイス,量子効果デバイス,低温デバイス,単一磁束量 子回路,集積回路設計の研究に従事.工博.応用物理学会,電 気学会,IEEE 各会員.